数字电位器

数字电位器是区别于传统机械电位器的一种由电信号来控制电阻的数字集成电路,一般原理如图1所示,在电阻的高端（RH）和低端（RL）之间集成了若干个电阻,电阻之间抽头,通过控制电路改变Rw接入抽头的位置来改变输出电阻,EEPROM记忆电路（有一些数字电位器并没有记忆电路）保存抽头的位置,下一次上电便能恢复掉电时的电阻值。因此,数字电位器使用效果与机械电位器几乎完全相同,模拟精度取决于电阻阵列中电阻的级数。     

数字电位器X9241与PIC单片机的接口及程序设计

1 X9241概述 X9241是XICOR公司生产的、把4个E~2POT数字电位器集成在单片的CMOS集成电路上的一种数字电位器。它包含4个电阻阵列,每个阵列包含63个电阻单元,在每个单元之间和2个端点之间都有被滑动单元访问的抽头点。滑动单元在阵列中的位置由用户通过2线串行总线接口控制。每个电阻阵列与1个滑动端计数寄存器(WCR)和4个8位数据寄存器联系在一起。这4个数据寄存器可由用户直接写入和读出。WCR的内容控制滑动端在电阻阵列中的位置,其功能框图如图1所示。     

数控电位器与PIC单片机的接口技术

1X9268器件描述X9268是Xicor公司生产的,把2个E2POT数控电位器集成在单芯片的CMOS集成电路上的一种数控电位器。它包含两个电阻阵列,每个电阻阵列包含255个电阻单元,在每个单元之间和二个端点都有可以被滑动单元访问的抽头点。滑动单元在阵列中的位置,由用户通过二线串行总线接     

一种进位链TDC的实现及其抽头方式研究

采用Xilinx公司的Kintex-7内部的进位链,实现了时间数字转换器(Time to Digital Converter,TDC)。采用码密度校准方法 对TDC进行逐位校准,标定了TDC的码宽。码密度校准过程中发现,不同的进位链抽头位置会导致TDC的码宽不同、非线性不同,研究了2抽头、 4抽头方式下的TDC的码宽和非线性,在“0tap+3tap”的2抽头方式下,TDC可以获得较好的线性,时间分辨率为25 ps(对应最低有效位(Least Significant Bit,LSB)),微分非线性范围为-0.84～3.1 LSB,积分非线性范围为-5.2～2.2 LSB。     

数字电位器技术在远程测控系统中的应用

本文描述了数字电位器技术在远程测控系统中的高精度调节应用。为满足海洋工程水池造波机远程测控系统通过PLC对现场造波机的高精度调节控制。在测控系统研制中,采用数字电位器技术研发了数字电位器智能模块通过RS232(或RS485)与PLC通讯连接实现对数字电位器高精度调节,从而实施对通过PLC的D/A输出造波波形控制的幅值调制。     

KC203收音机学习套件

用过收音机的人都知道,收音机最容易磨损的是调谐用的双联可变电容器和机械式电位器。电位器改用电子电位器后,用数字控制信号来控制信号的分压比,不会有磨损,音量调节也不会产生噪音。收音机的本机振荡频率改用变容二极管调谐后,直流控制电压可以选台。输入回路一般做成88~108MHz的宽带滤波器,也有输入回路也用变容二极管同步调谐的。可是电压大小和频率的关系是非线性的,难以一一对应。频率刻度也不很精准,调谐电压必需特别稳定。自从有了数字频率合成技术后,本机振荡是某一个基准频率的N倍,稳定性特别高,不会跑台。收音机的选台可以通过输入一个确定的数字实现,也可以N+1…..逐步搜索。将频率N减去一个中间频率就是所接收的电台频率,显示特别直观。KC203就是这种"数字调频"收音机。要特别说明的是广播信号的通过对载波信号模拟调制实现的,现代的"数字广播"则是另外一个概念。     

彩电增加选台的最简方法

随着有线电视的普及,人们可收视的电视频道越来越多,传统的8至12个预选开关的彩电已远远不能满足人们的需要。这里有一个简便方法,只增加一个电位器就可方便地收看所有频道的电视节目,其改制方法如图。W为一节开关的电位器,可用黑白电视机的推拉开关。改装时,先找到电视机的调谐板,通过电缆将W的一端连到 33V调谐电压上,另一端连至调谐板地端,中心抽头通过开关K连至调谐板去高频头Tu端的接头上,然后将电位器固定于机壳的适当位置,改装即告完毕。     

用于电声测试仪的精密信号源设计

为了提高电声测仪试参数测量的精确度,针对电声测试仪校准设计了一款基于DDS芯片的精密信号源。该信号发生器采用直接数字合成技术,包括STM32最小系统、DDS芯片系统、带通滤波器模块以及数字电位器。利用STM32控制滤波器模块对于DDS模块产生信号的谐波成分和噪声进行滤除,实现高精度的正弦波信号的产生,以便于电声测试仪系统测量精度的提高。通过对数字电位器的控制,实现了电声测试仪对于信号不同幅值的需求。     

导电塑料电位器的应用

电位器是最常用的电子器件之一,在位置控制系统中用它作位置信号检测元件,具有结构简单、维修方便等优点,因此得到了广泛应用。导电塑料电位器是近几年发展起来的一种新型电位器。它是由塑料粉和导电材料通过模压制成的,其特点是分辨率高,旋转力矩小,使用寿命长,同时具有输出平滑性好、耐腐蚀和响应速度快等优点。因此越来越受到使用者的普遍欢迎。     

数字电位器的原理及应用

数字电位器Ｘ９２４１是美国ＸＩＣＯＲ公司生产的新器件，片内含有４个性能相同、独立使用的数字电位器，特别适合多路信号控制和监测。文中主要介绍该芯片的特点、原理以及在模拟信号监视中的应用。     

鼠标控制数字电位器在编码器中的应用

在光电编码器中需采用电位器将电流信号转变为电压信号,并调节信号幅值以适应后续电路的应用处理。文中提出用鼠标控制数字电位器代替传统的手动调节机械电位器,实现了数字化的信号调节。此方法避免了以往信号调节必须拆装电路板的弊端;同时,由鼠标控制阻值变化使得信号的观察与检测极为简单直观,大大缩减了检测所需的工作时间,提高了工作效率。     

MCP41/42XXX系列数字电位器及其应用

介绍了微芯公司MCP41/42XXX系列数字电位器的结构与特点,分析了其接口方式,给出了与微处理器的接口程序,并用不同的方式实现了数字电位器的输出调整.最后给出了一个基于该系列数字电位器音量调节的应用实例.     

8阶贝塞尔低通滤波器精确设计及应用

为了进一步改善滤波器的频率响应和时延特性,在数字信号和音频信号传输中,整个通带内具有恒定的增益和群延时,使通带内被过滤的信号波形不失真,提出了一种8阶贝塞尔低通滤波器精确设计的方法。硬件电路主要由专用滤波器芯片MAX275、单片机和数字电位器组成。滤波功能由MAX275及其外围16个电阻完成。16个电阻的精确参数值,通过单片机控制数字电位器得到。软件部分采用美国MAXIM公司的专用滤波器设计软件。通过仿真分析、试验测试及实际应用,实现了整个通带内具有恒定的增益和群延时。该滤波器结构简单,易于设计,具有推广价值。     

基于深度神经网络的高速信道自适应均衡器

高速串行接口是提高高性能互连网络带宽的关键技术,而信道均衡器则是提高信号完整性的核心部件.利用现代数字信号处理(DSP)结构,提出了基于深度神经网络(DNN)的高速信道均衡研究方法,此方法在面向未来50 GB以上的高速信道时,克服了传统判决反馈均衡器(DFE)的判决速度受限于反馈回路的固有缺陷问题.仿真结果表明,在采用...     

基于DA算法的FIR滤波器的FPGA实现

对于在数字信号处理,以专用DSP芯片设计有限长单位冲激响应(FIR)滤波器速度较慢的情况,提出一种基于分布式算法(DA)和现场可编程门阵列(FPGA)实现滤波器的优秀办法,并以一个16阶FIR滤波器在ACTEL公司的ProASIC3 A3P250芯片上实现为例说明了设计过程,实验结论表明:电路工作正常,数据实现满足设计要求.     

基于Bi-Laplacian润饰图像的盲鉴别算法

图像润饰是一种广泛应用的图像篡改手段。为了对润饰的图像实施盲检测,提出了一种图像盲鉴别算法。该算法首先查找图像中每个分块并把其插入到KD树中,搜索到值相同或最近的粗略匹配块,然后使用位置向量的分层聚类法群集块对消除杂散配对,最后应用7-tap拉普拉斯过滤器并统计可疑块的零连通分量来消除误报,从而定位出精确的润饰篡改区域。实验表明,该方法能有效精确地识别出修复刷对非压缩图像和高品质压缩图像等一类图像的润饰篡改技术的使用。当应用到压缩级别较高的图像时,如果润饰的区域足够大,依然会获得准确的结果。     

C8051F的示波器监控程序设计

设计采用高性能单片机C8051F020为控制芯片,监控示波器面板上40个按键、3个编码开关及4个电位器的状态。分别介绍了键盘、编码开关和电位器的工作原理,以及其与单片机连接的硬件电路及软件编程的实现。按键部分采用一键多义的键盘程序设计方法,给出了键码匹配子程序流程图。     

基于间角叠组电位器的无限连续测角传感器研究

在分析既有机械测角、电磁测角、光学测角、光电测角、电位器测角方法和性能特点的基础上,提出基于间角叠组电位器的连续测角方法;设计并说明三元间角叠组电位器的结构、性能特点;以三元间角叠组电位器为角度传感部件,提出基于欧姆比参数的盲区补偿原理,基于广义电阻原理的电阻测量方法和基于全周电阻原理和欧姆度参数的连续测角方法的概念、参数、原理、计算方法和测角传感器应用系统结构。最后,简要讨论了本方法的主要特点。     

High throughput and energy efficient linear phase FIR filter architectures

High throughput, low complex and energy efficient linear phase FIR filter structures with low latency are highly desirable for most of the portable signal processing applications. Improving the throughput and energy efficiency while ensuring low latency and complexity is a difficult problem due to the trade-off between performance metrics. To this end, the design of linear phase filter based on the application of retiming and pipelining is proposed. The CPD, PDP, ADP and ELT of the proposed 16-tap linear phase FIR filter is reduced by 64.83%, 80.1%, 61.58%, and 62.49% respectively in comparison with FIR filter using flexible retiming and by 18.29%, 30.99%, 16.56%, and 12.82% respectively in comparison with the recent retiming based high throughput FIR filter. The 16-tap ECG denoising filter developed from the proposed filter structure provides excellent performances in terms of CPD, PDP, ADP and ELT as the algorithmic transformations are applied to an exact multiplier-less linear phase filter structure. It filters out PLI of 50 Hz, its harmonics and high frequency noises while providing improved denoising performances. The CPD, PDP, ADP and ELT of the proposed multiplier-less ECG denoising filter is reduced by 82.44%, 97.55%, 93.51%, and 81.27% respectively in comparison with a typical 17-tap FIR notch filter and by 70.06%, 99.82%, 99.68%, and 98.12% respectively in comparison with a typical Bartlett window based 256-tap FIR notch filter. Structural model VHDL coding is used for developing filters. For synthesis, Cadence software with gpdk 45 nm standard cell library is used and for simulation modelsim is used.