采用异步电路的低功耗微控制器的VLSI设计与实现

介绍了一个采用异步电路设计的低功耗微控制器的电路结构及其VLSI的实现.该设计利用异步电路具有的低功耗特性,用异步逻辑设计并实现了一个8位低功耗微控制器.该微控制器与用传统同步方法设计PIC16C61的指令集兼容,功能相仿,在CHARTERED 0.6um的工艺条件下,平均功耗只有PIC16C61的16%.     

采用异步电路的低功耗微控制器的VLSI设计与实现

介绍了一个采用异步电路设计的低功耗微控制器的电路结构及其 VL SI的实现 .该设计利用异步电路具有的低功耗特性 ,用异步逻辑设计并实现了一个 8位低功耗微控制器 .该微控制器与用传统同步方法设计 PIC16 C6 1的指令集兼容 ,功能相仿 ,在 CHARTERED0 .6 μm的工艺条件下 ,平均功耗只有 PIC16 C6 1的 16 % .     

基于16 bit Sigma-Delta模数转换器的数字滤波器设计

介绍了基于64倍过采样sigma-delta模数转换器的多级抽取滤波器设计.通过采用低功耗的多相分解梳状滤波器结构来代替传统的CIC滤波器结构,使得梳状滤波器部分的功耗降低近5倍.通过对滤波器电路结构的优化,可节省35%的芯片面积占用量.经过仿真及FPGA验证,该滤波器的信噪比达到99 dB,可以实现16位精度模数转换器的设计要求.     

低功耗0.35μm CMOS 2.5Gb/s 16:1复接器设计

采用0.35μm CMOS工艺设计了用于光纤传输系统的低功耗16:1复接器,实现了将16路155.52Mb/s数据复接成一路2.5Gb/s的数据输出的功能.该复接器以混合结构形式实现:低速部分采用串行结构,高速部分采用树型结构.具体电路由锁存器、选择器及分频器组成,以CMOS逻辑和源极耦合逻辑(SCL)实现.用Smart SPICE软件进行仿真的结果显示:在3.3V供电时,整体电路的复接输出最高工作速度可达3.5Gb/s,功耗小于300mW.     

μPD78F8056／57／58：16位微控制器

NEC电子近日推出三款满足家电RF遥控国际标准“ZigBee RF4CE”,且在RF发送及接收时的低功耗达到极高水平的16位微控制器产品。 新产品在56pin、8mm的QFN封装中,集成了低功耗的16位微控制器78KOR-L及低功耗RF发送接收电路.     

低功耗0.35μm CMOS 2.5Gb/s 16∶1复接器设计

采用0.35μm CM O S工艺设计了用于光纤传输系统的低功耗16∶1复接器,实现了将16路155.52M b/s数据复接成一路2.5G b/s的数据输出的功能。该复接器以混合结构形式实现:低速部分采用串行结构,高速部分采用树型结构。具体电路由锁存器、选择器及分频器组成,以CM O S逻辑和源极耦合逻辑(SCL)实现。用Sm art SP ICE软件进行仿真的结果显示:在3.3V供电时,整体电路的复接输出最高工作速度可达3.5G b/s,功耗小于300mW。     

基于DSP的16通道声发射同步数据采集电路设计

针对煤岩声发射信号监测系统的需求,采用16位定点DSP芯片TMS320VC5509A和高精度A/D转换器ADS1278设计了一种具有24位分辨率、16通道同步数据采集功能的数据采集电路。控制接口采用I2C接口扩展I/O的方式实现,数据接口采用McBSP接口以帧同步方式实现,2片ADS1278采用菊花链的方式级联。给出了硬件电路、底层软件和测试结果,该数据采集电路具有接口简单、高性能、低功耗、设置灵活等特点,已经应用于课题组研制的煤岩声发射监测系统中。     

低功耗0．35um CMOS 2．5Gb／s16：1复接器设计

采用0．35um CMOS工艺设计了用于光纤传输系统的低功耗16：1复接器，实现了将16路155．52Mb／s数据复接成路2．5Gb／s的数据输出的功能。该复接器以混合结构形式实现：低速部分采用串行结构，高速部分采用树型结构。具体电路由锁存器、选择器及分频器组成，以CMOS逻辑和源极耦合逻辑（SCL）实现。用Smart SPICE软件进行仿真的结果显示：在3．3V供电时，整体电路的复接输出最高工作速度可达3．5Gb／s，功耗小于300mW。     

TFT-LCD驱动芯片内置SRAM的低功耗设计

内置SRAM是单片集成TFT-LCD驱动控制芯片中的图像数据存储模块.针对内置SRAM的低功耗设计要求,采用HWD结构和动态逻辑的字线译码电路,实现了1.8Mb SRAM的低功耗设计.电路采用0.18μm CMOS工艺实现,Hspice和Ultrasim仿真结果表明,与静态字线译码电路相比,功耗减小了20%;与DWL结构相比,功耗减小了16%;当访存时钟频率为31MHz时,SRAM存储单元的读写时间小于8ns,电源峰值功耗小于123mW,静态功耗为0.81mW.     

标准数字工艺下16位精度低压低功耗ΣΔ模数调制器设计

针对输入信号频率在20 Hz～24 kHz范围的音频应用,该文采用标准数字工艺设计了一个1.2 V电源电压16位精度的低压低功耗ΣΔ模数调制器。在6 MHz采样频率下,该调制器信噪比为102.2 dB,整个电路功耗为2.46 mW。该调制器采用一种伪两级交互控制的双输入运算放大器构成各级积分器,在低电源电压情况下实现高摆率高增益要求的同时不会产生更多功耗。另外,采用高线性度、全互补MOS耗尽电容作为采样、积分电容使得整个电路可以采用标准数字工艺实现,从而提高电路的工艺兼容性、降低电路成本。与近期报道的低压低功耗ΣΔ模数调制器相比,该设计具有更高的品质因子FOM。     

四位低功耗嵌入式微控制器的设计与实现

介绍了一个低功耗嵌入式微控制器的电路结构及其VLSI的实现,该芯片利用EDA辅助设计实现了多时钟系统、哈佛结构、两级流水线结构以及内置液晶驱动电路,其指令集采用了类似通用八位机PIC16C5X的精简指令集。通过采用各种有效的措施,在0．5μm的CMOS工艺条件下,其功耗大大降低。     

基于ATmega16L的便携设备电源系统设计

为满足目前便携设备对电源系统的需求,提出一种基于微控制器为控制核心的便携设备电源系统方案,利用高性能、低功耗的ATmega16L微控制器作为检测和控制核心,配以电池充放电电路、DC/DC变换电路、外部适配器和锂电池组等,实现了灵活性高、功能完备的电源系统。     

低功耗逐次逼近寄存器模数转换器综述

总结了低功耗逐次逼近寄存器模数转换器代表性技术及解决方案的最新研究进展。这些模数转换器采用的结构包括有采样开关信号泵升结构、电容阵列翻转结构、低功耗比较器结构等。从逐次逼近寄存器模数转换器各模块设计的角度,介绍了各种改进的新技术。介绍了预量化技术和旁路窗技术。这两种技术通过优化电路结构和增加辅助电路,实现模数转换器的低功耗。该综述为设计者了解新的低功耗逐次逼近型模数转换器研究提供了有益参考。     

一种超高速并串转换电路的新实现方式

在超高速并串转换接口电路设计应用中,提出了一种新的双路恒流结构方式。通过对传统触发器寄存结构和双路恒流结构进行对比,结合电路产品(16位4 G并串转换集成电路),说明了采用新结构方式———双路恒流结构———进行超高速、低功耗并串转换电路设计,在提高电路工作速度、降低功耗方面所取得的成功和优点。     

一种16×16位高速低功耗流水线乘法器的设计

提出了一种16×16位的高速低功耗流水线乘法器的设计。乘法器结构采用Booth编码和Wallace树,全加器单元是一种新型的准多米诺逻辑,其性能较普通CMOS逻辑全加器有很大改善。使用0.5μmCMOS工艺模型,HSPICE模拟结果表明,在频率为150MHz条件下,电源电压3.0V,其平均功耗为11.74mW,延迟为6.5ns。     

针对精密16位数模转换应用的低功耗电平设置解决方案

正在为寻找一款具备真正意义上的16位电平设置性能的小封装、超低功耗的解决方案而烦恼吗？本文讨论的电路针对精密16位数模转换应用，使用电压输出DACAD5542A／AD5541A、基准电压源ADR421BRZ以及用作基准电压缓冲器的20pAAD8657，提供一款低功耗、小尺寸的解决方案。     

16位A／D转换器MAX1166原理及其应用

MAX1166是美国MAXIM公司生产的逐次逼近型16位低功耗模数转换器,该转换器内带4．096V精密参考源,同时具有并行数据输出接口。文章介绍了该模数转换器的特性、功能及实际应用电路。     

16位A/D转换器MAX1166的原理及应用

MAX1166是美国MAXIM公司生产的逐次逼近型16位低功耗模数转换器 ,该转换器内带4.096V精密参考源 ,同时具有并行数据输出接口。文章介绍了该模数转换器的特性、功能及实际应用电路。     

低功耗64×64 CMOS快照模式焦平面读出电路新结构

介绍了一个工作于快照模式的CMOS焦平面读出电路的低功耗新结构-OESCA(Odd-Even SnapshotCharge Amplifier)结构该结构像素电路非常简单,仅用三个NMOS管;采用两个低功耗设计的电荷放大器做列读出电路,分别用于奇偶行的读出,不但可有效消除列线寄生电容的影响,而且列读出电路的功耗可降低1 5%,因此OESCA新结构特别适于要求低功耗设计的大规模、小像素阵列焦平面读出电路采用OESCA结构和1.2μm双硅双铝标准CMOS工艺设计了一个64×64规模焦平面读出电路实验芯片,其像素尺寸为50μm×50μm,读出电路的电荷处理能力达10.37pC.详细介绍了该读出电路的体系结构、像素电路、探测器模型和工作时序,并给出了精确的SPICE仿真结果和试验芯片的测试结果.     

低功耗64×64CMOS快照模式焦平面读出电路新结构

介绍了一个工作于快照模式的 CMOS焦平面读出电路的低功耗新结构— OESCA (Odd- Even SnapshotCharge Am plifier)结构 .该结构像素电路非常简单 ,仅用三个 NMOS管 ;采用两个低功耗设计的电荷放大器做列读出电路 ,分别用于奇偶行的读出 ,不但可有效消除列线寄生电容的影响 ,而且列读出电路的功耗可降低 15 % ,因此 OESCA新结构特别适于要求低功耗设计的大规模、小像素阵列焦平面读出电路 .采用 OESCA结构和 1.2μm双硅双铝标准 CMOS工艺设计了一个 6 4× 6 4规模焦平面读出电路实验芯片 ,其像素尺寸为 5 0μm× 5 0μm ,读出电路的电荷处理能力达 10 .3