基于ARM+FPGA的大屏幕显示器控制系统设计

目前各种LED显示器常采用8位/16位的微处理器,由于其运行速度、寻址能力和功耗等问题,已难满足显示区域较大、显示内容切换频繁的相对较复杂的应用场合.采用32位ARM嵌入式微处理器S3C4510B和32位FPGA扫描驱动电路芯片PolarPro QL1P300,选用IS61C1024静态RAM作为缓存器,组成由多块大屏幕LED显示器构成了新的显示系统.该系统在不增加成本的情况下,可支持更大可视区域的稳定显示,存储更多显示内容.     

基于CPCI总线的PowerPC主处理板设计

介绍了嵌入式系统中使用的基于CPCI总线的PowerPC主处理板的设计方法,以目前广泛应用的G4系列RISC微处理器MPC7410作为核心处理器,以PCI07作为控制器,PCI6150作为PCI-to-PCI桥,加上FPGA控制电路构成硬件平台,并移植VxWorks作为操作系统.提供多种标准接口,支持扩展功能,性能稳定...     

一种基于ARM和FPGA的环形缓冲区接口设计

目前,基于ARM和FPGA架构的嵌入式系统在通信设备中得到广泛的应用.文章提出了一种基于ARM和FPGA的环形缓冲区接口设计方案,从而实现了ARM和FPGA之间的数据缓冲和速率匹配.实际测试表明该方案能够有效地对数据速率进行匹配,且具有良好的可扩展性.     

基于FPGA+ARM的液晶光阀驱动控制系统设计

利用液晶光阀实现星图模拟,为星敏感器提供星图导航,在星敏感器地面功能验证方面得到广泛应用。采用现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）+ARM架构设计一套液晶光阀驱动控制系统,采用数字视频接口（Digital Visual Interface,DVI）及视频解码技术、DDR2 SDRAM乒乓操作技术、并行D/A转换技术保证星图高刷新率下的显示。同时采用过驱动技术,改善动态星模拟器高刷新率引起的运动伪像。系统可实现2 048×1 556@60 Hz的液晶光阀星图显示,保证动态星模拟器星图刷新时间小于50 ms的要求,为高分辨率、高刷新率的动态星模拟器星图显示设备研制提供技术支持。     

基于FPGA的AES密码协处理器的设计和实现

文章基于FPGA设计了一种能完成AES算法加密的密码协处理器，设计中利用VirtexⅡ系列FPGA的结构特点，对AES算法的实现做了优化。实验证明，这种实现方式用较少的电路资源达到了较高的数据吞吐率。该密码协处理器还提供了和ARM处理器的接口逻辑，实现了用于加／解密和数据输入输出的协处理器指令．作为ARM微处理器指令集的扩展，大大提高了嵌入式系统处理数据加／解的效率，实现数据的安全传输。     

基于FPGA的大容量星上电路交换模块设计

给出了一种基于现场可编程门阵列 (FPGA)的 32× 32星上电路交换模块的设计方案及其在ALTERA公司Stratix系列芯片EP1S2 5F6 72C7上的实现。主要介绍TST数字电路交换模块的组成结构、工作原理及其在FPGA中的硬件实现方法 ,以及系统中不同功能的交换信令及其各自的处理方式等     

基于VHDL语言实现FPGA设计

介绍采用VHDL语言在现场可编程门阵列器件(FPGA)上实现通用芯片8255的设计,并简要介绍8255的结构,给出VHDL语言设计程序。     

基于FPGA的可编程电阻的设计

现在市场上的各种电阻和电阻箱有不足之处,不能满足一些研发场所的要求,为了解决这一问题,本文介绍一种基于FPGA的可直接输入阻值提供不同电阻的设计方法。FPGA通过控制继电器的吸合,从而确定与其并联的电阻的接入与否,最后通过电阻的叠加得到不同阻值。介绍了该设计的工作原理及软件设计思想,并有部分仿真结果。这种设计使用8421编码原则和硬件描述语言,减少了一些元器件的使用。相比于市场上的产品,其稳定性更高,抗干扰性更强,体积也更小,同时,它的操作更简便,显示更直观。     

基于ARM与FPGA的高速数据采集技术研究

现场可编程门阵列(FPGA)与ARM(高级RISC微处理器)的结合能降低系统体积并实现强大的功能,在数据采集系统中得到越来越广泛的使用,FPGA与ARM之间的高速数据传输是系统实施的最具挑战性的问题之一。在本文中,我们使用FPGA来从前端获取海量数据,将其发送到ARM,同时ARM通过TCP/IP协议传输数据到远程计算机。本文主要介绍了FPGA和ARM之间高速传输方法的接口设计。该理论研究表明,这种方法最大传输速度可以达到50MB/s。     

基于FPGA的雷达测距设计

介绍了利用现场可编程门阵列(FPGA)技术来实现雷达测距的方式,论述了该系统的硬件结构组成和功能。针对测距处理的特点和要求,充分利用了FPGA的高速灵活的可编程资源,应用VHDL语言编程实现测距的硬件设计,既提高了处理速度和精度,又具有可编程的灵活性。经验证该设计能够完成测距处理,工作性能良好。     

ARM+FPGA控制的LED脱机屏系统设计

采用基于ARM核的新一代32位嵌入式RISC微处理器S3C2410和FPGA组成控制中心,与上位机通过以太网进行通信。该系统可支持256灰度级全彩LED屏的文字、图片和动画显示,同时可以根据需要存储更多的显示内容,并能较快地传输图片数据。ARM控制数据的下载、存储和发送,FPGA实现数据的接受、缓存和扫描显示。ARM和FPGA之间数据通信采用了ARM内置的LCD接口,实现了数据的并行传输,使传输速率达到客观的效果,且最大可显示1024×1024分辨率大小的图片。目前系统可显示256×256分辨率大小的图像,为了提高系统灵活性,提高应用性,在FPGA部分图片被分成了128×64大小的8个图像小块,可通过外部跳针选择,整个系统具有较强稳定性和通用性。     

基于ARM+FPGA的可重构控制器设计及其在加载系统中的应用

文章提出了一种基于ARM＋FPGA结构的可重构控制器的设计方法．并采用此方法开发了用于加载系统的2通道电液伺服控制器。该控制器利用ARM资源丰富、运行速度快、计算精度高、编程灵活的特点．以及FPCA极其灵活的大规模高速逻辑运算处理能力和I／O资源丰富的特点，并以恰当的方式将两者结合起来．实现了控制算法的硬件化，实时性好，满足高性能、高可靠性的要求。     

基于FPGA和ARM的高分辨力图像压缩系统

介绍了由清华大学自主研发的高分辨力图像压缩系统的硬件架构和工作原理.在正常工作频率下(100 MHz),系统可以完成对分辨力为1 600×1 200×24 bit的彩色图像17 f/s(帧,秒)的压缩.经过对图像在不同码率下的压缩测试,本系统的图像压缩性能与JPEG2000标准近似.     

基于ARM和FPGA的微加速度计数据采集系统设计

基于常用的MEMS惯性器件微型加速度计,介绍一种采用ARM和FPGA架构来采集加速度数值的设计方案,微加速度计的模拟输出信号经A／D芯片转换后由FPGA进行处理和缓存,然后ARM接收FPGA的输出数据并对数据进行显示和存储,对如何用FPGA实现该数据采集系统的传输控制和数据缓存,以及FPGA与A／D转换芯片和ARM的接口设计给出了说明,实现了加速度数值的采集、传输、显示和存储,该方法配置灵活、通用性强,可以较好地移植到相关器件的数据采集系统中。     

基于FPGA和ARM的GPS信号处理平台

介绍了GPS信号处理平台的具体实现.该平台采用GP2015芯片作为GPS接收机的射频前端,在FPGA上采用Verlog硬件描述语言实现GPS信号12通道相关器,采用基于ARM7核的微处理器实现GPS信号的基带处理,在上位机显示处理结果.最终测试结果表明该GPS信号处理平台成功实现了对GPS信号的捕获与跟踪,能够实时显示卫星方位与用户坐标,扩展性强,应用前景广阔.     

基于ARM和FPGA的嵌入式高速图像采集存储系统

文中设计实现了基于ARM和FPGA的嵌入式高速图像采集存储系统,采用双SRAM"乒乓"读写操作和嵌入式CF卡存储等方法,解决了嵌入式图像实时采集存储的难题.提高了图像采集的速度和应用领域,具有实际的使用价值.     

基于ARM和FPGA的电力光纤信号分析仪的设计

为了能更好地实现变电站的自动化和数字化以及完成变电站系统的实时监控、测试,更快捷、直观地获得设备的运行状态。介绍了一台基于ARM＋FPGA的电力光纤信号分析仪的设计与研究,从硬件方面提出了新的设计方案。这种光纤信号分析仪主要实现对数字化变电站中通过100 M BaseFX传输的各种格式报文的抓取、信息提取、报文解码、实时存储及波形显示等功能。     

基于ARM和FPGA的高速高空数据采集系统的实现

论述一种基于ARM与FPGA的高速高空实验数据采集系统的实现.其ARM芯片采用Samsumg公司的S3C2410,FPGA采用Altera公司Stratix Ⅱ系列的EP2S15器件.ARM通过接受地面指令控制实验运行,触发后通过FPGA采集实验目标数据并传回地面.介绍了系统的硬件结构和接口设计,并着重讨论了软件系统的设计与实现,在高速高空数据采集系统的设计与实现上,体现出了新颖的构建方法.