高速DSP图像处理系统中的乒乓缓存结构研究

高速数字视频处理系统中，为了缓解恒速的视频编解码与变速的DSP图像处理过程之间的矛盾，常采用乒乓缓存结构作为图像数据输入／输出缓冲器。探讨了乒乓缓存结构的原理及特点，并以高速、大容量的SRAM以及CPLD器件为基础，设计了一种适应于高速DSP图像处理系统的乒乓缓存结构，其特点是速度快、所需器件少，易于与DSP器件接口。     

高速光纤总线系统中乒乓缓存的设计与实现

提出了一种基于帧的乒乓缓存结构,来为高速光纤总线系统的业务数据接口和总线数据成帧器接口提供适应通道.并以Virtex-5系列FPGA器件为基础,设计了一种适用于高速信号传输的乒乓缓存,其特点是速度快、效率高.     

高速乒乓缓存的实时跟踪系统

本文提出了基于高速乒乓缓存的实时目标跟踪系统。该跟踪系统硬件平台的核心由高速DSP和FPGA构成乒乓缓存结构,在该硬件平台上加入基于kalman滤波的形心跟踪算法结合DSP编程的优化设计,完成对移动目标的跟踪。通过一系列的实验验证了本文提出的高速乒乓缓存的实时跟踪系统在目标的跟踪中具有一定的实时性和稳定性。     

红外弱小目标实时检测处理系统

针对红外弱小目标的实时检测,提出了一套基于DSP和FPGA高速乒乓缓存结构的红外实时目标检测系统。该硬件系统以高速乒乓缓存结构为核心,利用基于目标特性的区域生长算法完成对红外弱小目标的检测。实验结果表明,该检测系统对红外弱小目标具有较好的检测效果和较高的实时性,可以实现对红外弱小目标的实时检测。     

基于两片TMS320F206芯片在遥测数据采集中的应用

为了适应再入遥测采集系统的要求,本文中主要采用两片高速DSP芯片TMS320F260和乒乓缓存技术设计的嵌入式高速采集系统,实现了对多数量、多种类被测参数的采集、存储、传输和处理,模块化设计以及大规模可编程逻辑器件的采用使系统具有较强的可编程性和可维护性。     

实时固态存储技术应用研究

随着卫星整机性能的提高,以往的小容量、单缓存的固态记录器已严重制约了卫星系统的整机性能,研制高实时性、大存储容量、高可靠性的记录器已成为目前急需攻克的课题。根据航天电子系统不可修复,系统运行稳定性、可靠性要求非常高,可供选择的器件不多的特点,选用FPGA和SDRAM器件,用乒乓缓存的硬件结构替代以往的单缓存结构,设计一套大容量、高实时性、高可靠性的固态记录器,对研制过程中遇到的若干技术难点进行深入的研究,提出了相关解决方案。解决问题的方法完全可以应用到相关的民用系统中,提高了类似系统的稳定性和可靠性。     

基于FPGA的图像实时处理系统的设计

设计了基于FPGA的图像实时处理系统,利用FPGA中IP核的内置缓存模块,通过乒乓结构读写,实现了图像数据在FPGA内部的缓存和提取。同时利用FPGA数据并行处理的特点,实现了图像的二值化和边缘提取等预处理,将图像预处理的时间由原来在DSP内的1s缩小到50ms以内,使实时图像处理成为可能。     

实时视频处理系统中乒乓缓存控制器的设计

实时视频数据处理系统中的乒乓缓存结构是协调数据传输和处理速度的必要环节，其核心就是乒乓缓存控制器。文中比较了FIFO、双口RAM、乒乓缓存结构三种数据缓冲电路的优缺点，讨论了乒乓缓冲控制器的结构和原理．给出了应用FPGA进行设计的逻辑仿真方法。     

嵌入式车牌识别系统的硬件电路设计

基于数字信号处理器(DSP)TMS320VC5416和复杂可编程逻辑器件(CPLD)的嵌入式车牌识别系统的硬件设计,利用视频处理芯片SAA7111作为视频A/D,在CPLD的控制下将采集到的图像数据写入帧存储器中,DSP对图像数据进行实时分析处理。采用"乒乓"存储结构,实现了图像数据的采集和处理的并行运行。识别结果通过串口传到上位机或者保存在E2PROM中,实现了车牌识别系统脱机、联机工作,在实时高速图像处理系统中有广泛的工程技术应用前景。     

异构双核的高分辨率折反射全景高速处理系统

为了实现对高分辨率折反射全景的快速处理,采用DSP+FPGA异构双核结构、多级乒乓缓存的数据通信机制,基于查找表技术和分块预取策略的全景图像展开算法等,开发了一个可对300万像素折反射全景进行帧速率为12fps的采集、展开并输出的嵌入式系统。系统动态可重构、易扩展、计算效率高,可应用于全景视频监控、机器人视觉等领域。     

视频处理算法中的SDRAM接口设计

提出了一种在视频处理算法电路中的SDRAM接口设计,它巧妙地利用SDRAM高效的Full-page模式和Ping-Pang模式,在性能和模式选择上进行了很好的折衷,为需要大容量、高吞吐率存储器进行高速率数据处理提供了新思路。     

一种快速傅里叶变换算法的FPGA实现

分析了快速傅里叶变换(FFT)算法的4种典型结构,提出了一种采用按时间抽取的基2单蝶形运算单元递归结构。对一种64点FFT进行仿真验证,在Cyclone的EP1C6T144C7上实现共占用967个逻辑单元,最高频率达56.47MHz。通过降低蝶形运算单元中乘法数目和采用乒乓RAM结构,节约了硬件资源,加快了FFT运算速度。     

如何引导大缓存

缓存是指在计算机存储系统的层次结构中,介于中央处理器和主存储器之间的高速小容量存储器。缓存和主存储器一起构成一级存储器,高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行。在计算机的发展历程中,依据摩尔定律,计算系统中的中央处理器性能发展迅速。而磁盘作为计算系统中的主存储器,由于机械机理的限制,其发展速度远远不及中央处理器的发展速度,形成了中央处理器数据处理快而磁盘读写数据缓慢的状况,从而降低整个计算机系统工作效率。因此,通过在两者之间增加一个缓冲层来协调两者之间数据调动效率问题,缓存由此应运而生。缓存的处理速率接近于中央处理器,可以通过扩大缓存容量,缓解两者之间处理效率差距,能够快速响应中央处理器和磁盘之间的读写请求,作为两者之间的缓冲池,缓存在一个适当范围内越大越好。由于缓存资源的珍贵,因此,缓存成为一个计算系统性能高低的重要标志。     

DM642的性能及其在视频处理实验中的应用

DM642是TI公司最新推出的一款专门用于图像处理的DSP芯片.它是基于C64X系列的芯片,增加了很多外围设备和接口,这些接口和外设使得DM642比C6416更适合处理视频码流.本文重点介绍了DM642与视频编解码有关的结构和性能,特别是CPU内核、Cache结构和视频端口结构,最后介绍了几个基于这种芯片的视频处理实验的设计方法.     

基于DSP的快速视频流压缩编码技术研究

针对工业、交通视频监控环境中视频流的压缩处理速度慢,严重影响系统性能现状。提出一种基于DSP的快速视频流压缩处理技术,首先通过硬件上的合理设计,充分发挥DSP硬件资源性能,设计优化的线形汇编指令段,提高视频流的并行处理能力。然后对视频流的压缩编解码算法进行研究与改进,提出适于DSP的快速视频流处理算法。     

基于DSP和FPGA的视频处理系统设计及其实现

在视频跟踪中，为了在有限的时间内实现大量的运算处理，需要采取一些提高运算速度的措施。介绍一种基于TMS320C6416高速DSP和FPGA的视频处理硬件系统设计。实验证明，该系统在进行复杂算法和多目标提取方面比以前的单独DSP视频处理系统更容易满足实时性要求。     

一种实时视频采集处理系统的设计与实现

介绍了一种基于DSP视频采集系统进行设计的新方法。采用TI公司低端DSP芯片TMS320F2812（2812）实现了对CCD输出的标准视频信号的实时采集处理,通过帧积分的实时处理方法提高了采集图像的信噪比,系统具有结构简单、可靠性高、使用灵活和性价比高等优点。详细地描述了硬件设计、软件流程和2812全速AD转换的实现方法。     

一种基于DSP和FPGA的图像处理系统

设计了一种以FPGA为数据采集逻辑控制单元,以DSP为高端图像处理单元的数字图像处理系统。介绍了该系统的硬件组成、工作原理。从视频编码单元、图像处理单元和视频输出单元对整个系统的构成和设计进行了描述,分析了系统设计时的各个关键技术环节。