C645x的串行RapidIO总线通信系统设计

以多片C645xDSP为应用对象,介绍DSP之间的串行RapidIO总线通信方式。详述串行RapidlO的结构层次、硬件设计和软件设计方法。在DSP的数字信号处理功能基础上应用串行RapidIO,使得数据传输速率达到10Gbps,从而实现语音、视频和数据的同时传输,满足高速数据传输系统的需求。     

多核DSP系统高速传输核心的IP设计

针对现代高性能嵌入式系统对高速数据传输的应用需求,RapidIO高速串行总线作为新一代嵌入式系统互联总线,具有高速度、低延时、高可靠性等特性,能够很好地适应嵌入式多核DSP系统高速数据传输的要求。本文介绍了互联总线的发展过程,分析了高速串行RapidIO协议特点,针对多核DSP领域嵌入式系统的要求,给出了基于串行Ra-pidIO总线互联的核心IP设计。     

McBSP在TD-SCDMA移动终端开发平台中的应用

一种以DSP为主处理器、FPGA为协处理器、基于软件无线电技术的新型TD-SCDMA移动终端开发平台,阐述了主协处理器间数据传输速率对平台性能的重要影响;根据TI公司的高性能低功耗TMS-320VC5510芯片的多通道缓冲串口(McBSP)协议,采用Verilog HDL语言在Xilinx公司的Virtex-II系列FPGA芯片内成功模拟出一个McBSP接口,实现了平台中大容量FPGA与高性能DSP之间的高速串行数据传输,并对接口进行了优化。     

基于FPGA实现DSP与RapidIO网络互联

本文首先简单的介绍了总线的发展,从而引出一种新型的串行点对点交换结构RapidIO.DSP在高性能处理系统中的重要性毋庸置疑,但是目前的很多DSP并没有RapidlO接口.本文提出了利用FPGA,将DSP的总线桥接到一个RapidIO IP上,从而实现了DSP与RapidIO网络的互联.     

多通道高速实时数据采集与处理平台的设计

针对红外导引头多元信息探测和实时数据处理要求,设计了基于FPGA和DSP的多通道高速实时数据采集和处理平台;在该平台中,通过FPGA实现了DSP的引导、多通道高速A/D、D/A、大容量存储器(SDRAM和FLASH)和数字I/O等功能模块的无缝链接及逻辑控制;利用时序分配和EDMA(扩展的直接存储器访问)技术以及McBSP(多通道缓冲串口)和HPI(主机口),实现了FPGA和DSP之间实时传输与通信控制;实际应用表明在该平台中A/D与FPGA之间串行传输速率可达20MHz,FPGA与DSP之间串行传输速率可达70MHz,且平台运行稳定、可靠,满足了红外导引头的实时信号处理要求。     

基于FPGA-Rocket-I/O的PCI高速数据传输板开发

高速串行互连技术为近年来设备间总线的发展主流.本文致力于实现基于PCI总线接口及串行收发器Rocket_I/O的高速数据传输的研究.方案主要包括PCI总线加速器PCI9054、FPGA-Rocket_I/O以及动态RAM三部分.本文设计并实现了高速数据传输板的硬件电路,完成了PCI9054驱动程序的编写,同时实现了FPGA内部的控制时序.文章还讨论了WinDriver生成的驱动代码的效率问题.     

基于高速外设模块的多核DSP与FPGA通信系统设计

详细介绍了TI公司TMS320C6678多核DSP高速外设模块EMIF16(外部存储器接口)的功能及特性,利用EMIF模块扩展存储空间大、通信速度快、硬件接口电路简单、性能稳定等特点,设计并实现了一种基于EMIF模块的DSP与FPGA异步通信接口,重点描述了接口通信系统架构设计和具体软件实现。测试验证表明基于该接口可进行DSP与FPGA之间多种格式数据传输,接口运行稳定可靠,扩展了TMS320C6678多核DSP处理芯片与外部器件通信系统接口的设计方式。     

基于双DSP和双FPGA的高速图像处理系统设计

针对双目机器视觉的图像处理速度问题,从处理器、处理器连接网络和存储器3个方面分析并行处理优化的设计要点,设计一种基于serial RapidIO连接的双6核DSP+双FPGA的高速图像处理系统,通过合理分解算法,在FPGA内部、DSP内部多核心之间以及FPGA和DSP之间实现流水线处理架构。     

支持多种传输模式的双通路串行RapidIO设计与实现

传统的串行RapidIO2.1接口支持3种通道模式(1×、2×、4×)。在2×或1×模式下,4条物理链路只有2条或1条在进行数据传输,其余链路被闲置,造成带宽浪费;另外,一个RapidIO接口只能与一个目的端互连。基于传统的串行RapidIO2.1接口协议,设计了一种支持双通路传输的串行RapidIO接口,通过PCS层的可配置交叉开关共实现14种传输模式,双通路模式下可同时和两个串行RapidIO接口互连。双通路RapidIO提高了RapidIO系统互连的灵活性和传输带宽。实验结果表明,在1×或2×模式下,双通路传输的传输带宽是传统设计的两倍;4×模式下,双通路RapidIO的有效带宽与传统单通路RapidIO的相同。     

ADSP实验系统的设计与实现

本文主要介绍了基于ADSP-2181的DSP实验系统,详细介绍了AD73360与DSP之间串行数据传输的接口设计、高集成度频率合成器AD9850与DSP的接口设计、ADSP实验系统与计算机之间通信的IDMA接口设计.     

基于FPGA的交换机芯片配置器设计

高速组合导航信息处理机采用了高速串行RapidIO总线来连接系统中的各功能模块,进行模块间的数据传输。为满足处理机内多点之间互联互通的需求,系统增加了一块SRIO交换板,交换板上CPS1848交换芯片的路由配置成为了研究的关键问题。为解决上述问题,通过分析CPS1848交换芯片的技术特点,提出了一种基于FPGA的交换机芯片配置器技术方案。详细描述了以时序控制模块为核心的由八个模块组成的配置器的组成结构和功能,并采用FPGA集成开发工具ISE对配置器进行了设计与实现。经过仿真验证,结果表明,配置器可通过I^2C总线完成对CPS1848芯片的初始化路由配置,实现系统RapidIO数据包的路由交互传输。     

FPGA与ARM的GPMC总线通信接口设计

为满足数据快速、稳定的传输,同时简化硬件设计,增强设计的灵活性,本文提出了一种利用A RM自身带有的GPMC总线作为ARM与FPGA数据传输的接口方案,并详细介绍了GPMC接口原理及FPGA内部GPMC接口时序的实现.首先,FPGA内部要实现ARM处理器的GPMC接口的读写时序,从而完成ARM与FPGA的通信.其次,FPGA完成对高速信号的采集以及存储,当存储到一定量时,FPGA中断ARM处理器进行数据的读取.仿真结果表明,与以往接口相比,该接口能完成高速信号的稳定传输.     

采用SRIO协议实现多DSP实时系统图像数据传输

针对高速实时图像处理系统数据量大、算法复杂度高等特点,从系统的处理性能、缓存容量、传输带宽三个要点考虑,设计了一种基于FPGA+4DSP架构的实时图像并行处理系统,使用SRIO互连技术取代传统EMIF方式实现DSP间、DSP与FPGA中间的数据传输。实验结果表明,系统传输带宽峰值为312.5 MB/s,这种新的嵌入式实时图像处理平台能够实时采集传输处理1k?1k@100 f/s高分辨率图像数据,并且具有可靠性高、通用性强、灵活性好的优点。     

一种基于RapidIO接口的嵌入式系统

针对嵌入式系统的高速通信需求,提出一种基于RapidIO接口的嵌入式系统,该方案以Xilinx的FPGA以及PowerPC嵌入式CPU为平台,建立RapidIO IP核与嵌入式系统的硬件和软件接口,对其功能进行验证.给出硬件结构图及关键部分的设计思路.采用逻辑仿真与物理仿真证明了方案的有效性.     

一种VESA转RapidIO接口的设计与实现

在现代通信技术中,为了提高VESA视频数据的传输和处理速率,VESA视频数据通常要通过高速串行总线Ra-pidIO传输到主机或DSP中。因此,传输时必须在VESA接口和RapidIO接口之间添加时序转换电路。为了解决传统方法中通过时序转换电路直接进行时序转换所带来的设计复杂、可移植性差等问题,文中基于应用需求,提出一种用DPRAM将VESA接口与RapidIO的DMA接口隔离的架构,设计并实现了一种VESA到RapidIO接口的转接桥,以满足二者之间的通信需求。功能仿真和工程实践表明,该转接桥工作稳定,性能良好,较好地满足了应用需求。     

FPGA与USB技术在纺织品数字印刷机系统中的应用

介绍了纺织品数字印刷机的设计概况以及USB控制器CY7C68013A的特性,阐述了通过Verilog HDL语言设计FPGA对USB控制器的访问控制操作、USB控制器固件程序设计、USB驱动程序设计及PC端的应用程序设计。测试结果表明,FPGA通过USB接口实现了高速可靠的数据传输。     

TMS320C6678中的高速串行接口RapidIO研究

本文从嵌入式多核处理器之间高速数据通信的应用出发,结合对TI的TMS320C6678多核DSP的认识,开展了对RapidIO(SRIO)接口协议和TMS320C6678 SRIO模块结构的研究.并在此基础上,工程实现了TMS320C6678片间SRIO通信的详细配置过程,并对其通信性能进行了评测分析,为多核DSP系统级通信的设计提供了一定的参考.     

基于TMS3205410DSP和FPGA的高性能捷联惯导数据处理系统的设计与实现

介绍一种采用数字信号处理器(DSP)和FPGA实现的新型捷联惯导数据处理系统，它以DSP为核心，并利用FPGA和单片机实现高速的数据采集、数据处理和数据传输。测试结果表明该系统具有体积小，性能可靠的特点。     

基于FPGA的微小型导航计算机数据采集系统设计

提出了以高性能DSP为核心，由FPGA构成主要外部输入输出接口的导航计算机方案，并重点对由FPGA构成的ADC采样控制器进行了设计。处理器DSP只需通过EMIF接口访问FPGA中的FIFO即可进行数据接收。FPGA设计采用VHDL语言描述，并利用Quartus24．0对设计方案进行了仿真，仿真结果表明该设计是有效的。同时，本文也简述了DSP和FPGA接口的软硬件设计。     

基于DSP的UUV目标探测通用系统设计与实现

为实现UUV系统对不同的探测系统外围传感设备信号进行快速处理和控制,利用DSP的数据高速处理能力和FPGA的高速接口数据交互能力,设计了基于高速数字信号处理器（DSP）的UUV目标探测通用处理系统。该系统采用了XC7Z045T芯片扩展TMS320C6678芯片的硬件架构设计,通过配置SPI总线进行编程设计,产生250MHz、156.25MHz、100MHz和50MHz 的时钟分配设计方案,支持2路百兆以太网接口通信和16路RS232串口数据的发送及接收,并可根据实际需求扩展 CAN通信以及RS485通信。经实验测试,该系统设计方案可完成百兆以太网到目标探测传感设备的数据传输,实现对不同RS232传感器设备进行地址定义、读写和数据通信操作。结果表明,该系统设计方案达到了对以太网传感设备和不同RS232外围传感器快速处理和控制的目的,实现了基于DSP的UUV目标探测通用系统设计。