基于PLL和DDS的C波段信号源的设计

结合数字直接合成技术(DDS)和锁相环技术(PLL)的各自性能特点,介绍了一种实现C波段频率信号源的设计方案,并给出主要的硬件选择及具体的实现。最后通过ADISIMPLL2.5仿真的结果表明:利用该设计方案,所产生的C波段频率信号源具有频率分辨率高,输出相位噪声低的优点,同时具有较好的杂散抑制性能。     

基于DDS＋PLL的X-Band信号源设计

将DDS和PLL技术结合起来,采用DDS直接激励PLL的混合频率合成方案完成了X波段微波变频信号源的设计,一定程度上解决了频率分辨率、频率转换速度和相位噪声的问题,并完成了实机研制、系统联调试验和测试。结果表明,输出信号的频谱和相噪特性良好,达到了预期的要求。     

基于DDS+PLL频率合成器的设计

对比直接数字频率合成技术(DDS)和锁相环频率合成技术(PLL)的优缺点,提出一种DDS与PLL相结合的频率合成器方案。本文给出了以AD9852和ADF4106实现频率合成器的实例,并对该频率合成器的硬件电路进行了简要说明。     

宽带锁相扫频源设计

根据给出的扫频源设计指标,对PLL＋DDS常用组合方式DDS激励PLL和PLL内插DDS进行了分析比较,确定了一种将两种组合方式的优点充分结合起来新的组合设计方案,并对这种方案进行了可行性分析.分析表明,这种组合方式有效地减小了倍频次数N,实现了宽带低相位噪声,同时利用DDS的超高频率分辨率、高频率精确度、容易实现程控等优点与锁相环良好的窄带跟踪滤波特性相结合,实现了细步长、可程控的宽带扫频功能.实验结果证明了方案的正确性.     

基于DDS+PLL技术的高频时钟发生器

针对直接数字频率合成(DDS)和集成锁相环(PLL)技术的特性，提出了一种新的DDS激励PLL系统频率合成时钟发生嚣方案。分析了频率合成系统相位噪声和杂散抑制的方法，介绍了主要器件AD9854和ADF4106的性能。     

基于DDS＋PLL的宽带扫频源的设计与实现

介绍了DDS＋PLL技术的宽带扫频信号源的设计与实现。采用ADI公司的DDS芯片AD9858和Hittite公司的HMC440,FPGA控制DDS产生中心频率200M,带宽0～75MHz可变的线性扫频信号,采用DDS激励锁相环的锁相倍频技术将200M信号倍频到1.6GHz。实验证明：该方案设计的扫频源具有较高的频率分辨率和频率精确度,同时具有较好的杂散抑制,满足雷达系统应用的要求。     

DDS＋PLL技术在C波段频率合成器中的应用

提出了一种具体的C波段小步进频率合成器的设计方案。该方案是基于锁相环频率合成(PLL)和直接数字频率合成(DDS)相结合的结构,利用DDS激励PLL产生所需信号。设计的信号频率范围为5.02~5.38 GHz,频率步进为1 kHz。重点阐述了系统的硬件实现,包括系统设计方案、主要电路模块设计以及系统测试结果等,并针对实际调试过程中常见的问题给出一些改进的方法。最后的测试结果表明了该频率合成器具有频谱纯、相噪低、杂散抑制能力强等特点,可以满足实际系统需要。     

毫米波宽带超线性扫频源

本文研究了毫米波宽带线性扫频技术，提出了将锁相技术和延迟线结合起来改善线性度这一新思想，并导出了锁相扫频环路的设计准则，采用了无色散的体声波延迟线、数字锁相环路、单片微波器件、高性能的毫米波器件等，结构上采用了高密度组装、ＳＭＴ等先进技术，研制的扫频源主要指标为带宽５００ＭＨｚ，线性度优于０．０１％。     

DDS与PLL频率合成数字系统设计

直接数字合成(DDS)是近年发展起来的一种新型合成技术.有频率分辨率高.转换时间短.相位噪声低等特点.与锁相合成技术IPLL)配合.可以设计出频带宽.分辨率高的频率合成器.本文介绍了一种DDS+PLL的混合结构.实现了一个高稳定度的锁相频率合成系统.     

基于DDS／PLL的宽带雷达信号产生系统

雷达信号的带宽与其分辨率紧密相关。为了提高信号带宽 ,文章通过分析DDS和PLL各自的性能特点 ,介绍了一种DDS激励PLL系统的方案来生成宽带雷达信号 ,并指出了设计中需要注意的事项 ,该设计能满足宽带信号的要求 ,具有较好的实用价值     

基于DDS技术L波段小步进低相噪频率源设计与实现

将DDS技术应用于超短波射频通信频率源中,比较了几种常见的小步进频率源的设计方案,设计实现了一种"锁相环-直接数字频率合成器-锁相环"(PLL+DDS+PLL)结构的高性能频率源。与传统的频率源设计相比,新的设计更能够满足工程应用过程中小步进、低相噪、高集成度的需求;设计频率源输出频率范围为1 766.5~1 771.5 MHz,步进0.000 5 Hz,相位噪声在距输出频率10 k Hz处小于–95 d Bc,杂散抑制度优于70 d Bc。     

DDS激励PLL高性能频率合成器设计

为适用CDMA各类收发机的射频本振的应用要求,研制了一种低杂散低相噪高分辨率的P波段频率合成器。利用DDS输出信号具有高分辨率和PLL具有窄带跟踪滤波特性,通过有效的频率规划和参数配置,规避了DDS由于相位截断近端杂散无法消除的缺陷,有效抑制了DDS中DAC非线性和幅度量化误差引起的宽带杂散。通过仿真分析了方案的可行性,设计了样品并进行了测试。结果显示,所设计的频率合成器输出频率范围为755～765MHz,频率分辨率为100.5 kHz,杂散优于-71 dBc,相位噪声优于-105 dBc/Hz@1 kHz。     

基于锁相跟踪技术的宽带线性调频产生方法研究

为满足脉冲压缩体制高分辨率雷达对宽带线性调频信号的需求,解决基于数模转换、压控振荡器、变频(或倍频)等传统技术产生方法带来的带宽有限、线性度差、新调制信号产生(杂散恶化)等问题,提出了一种新型的宽带线性调频信号的产生方法,并通过电路设计和实现验证了该调频源的性能指标。应用该方法研制的宽带线性调频源工作在C 波段,频率带宽优于2. 5 GHz,相对带宽优于46. 3%,调频源获得了8. 8×10-4 良好的频率线性度,同时该调频源具有小型化和低功耗特点。     

基于锁相环技术的X 波段频率源的研制

介绍了一种X 波段频率源的设计方案及相关理论。采用数字锁相环内混频技术实现的该X 波段频率源具有频带宽,相位噪声低,杂散低等特点。其主要技术指标如下：输出频率范围为9.8GHz～10.8GHz,频率步进为5MHz,在偏离1KHz 处相位噪声优于-85dBc/Hz,在偏离10KHz 处相位噪声优于-88dBc/Hz,杂散抑制优于60dBc。由最后的测试结果可 知,采用该方法设计的频率源既能保证低杂散又能显著改善相位噪声水平,可广泛用于通信设备和测试系统中。     

DDS+PLL组合系统及实例

本文介绍了DDS PLL系统的实现方案和特点,指出了设计DDS PLL系统的注意事项,并通过实例证明DDS PLL系统能够实现较高的频谱质量,具有一定的实用价值。     

一种基于DDS的S波段频率源设计

基于正交调制上变频原理 ,采用AD8346正交调制芯片和DDS芯片AD985 4 ,给出了一种基于DDS的S波段频率源设计方案     

基于DDS和PLL技术的WCDMA信号源的设计及实现

信号源对研发、实验及开发硬件电路系统起着非常重要的作用。结合研发及工程的实际情况,设计了一种采用DDS(直接数字合成)和PLL(锁相环合成)技术相结合、兼容拨码开关、RS485两种控制方式设置频率和功率可控的WCDMA信号源。经实际使用的试验结果表明:WCDMA信号源在工程实现中具有良好的工作性能和实际应用价值。其输出频率范围为1 920～1 980 MHz和2 110～2 170 MHz。     

一种星载可配置输出频率的X波段载波源

针对国内星载数传发射机无法实现载波频率灵活可变的问题,提出了一种可配置输出频率的载波源方案。采用现场可编程门阵列(FPGA)和数模转换器(DAC)相结合,实现参考频率高精度可变且灵活配置锁相环(PLL)中鉴相器的鉴相频率,使载波源输出频率可程控配置。实测结果表明,载波源可实现任意配置X波段8.025～8.4 GHz的输出中心频点,相位噪声优于-66 dBc/Hz@100 Hz、-75 dBc/Hz@1 kHz 、-80 dBc/Hz@10 kHz、-95 dBc/Hz@100 kHz、-120 dBc/Hz@1 MHz,杂散抑制度优于-74 dBc,频率分辨率小于10 Hz。相关电路替代专用直接数字频率合成(DDS)芯片的功能,能适应空间应用环境。     

基于DDS的锁相频率合成器设计

提出一种基于直接频率合成技术(DDS)的锁相环(PLL)频率合成器,该合成器利用DDS输出与PLL反馈回路中的压控振荡器(VCO)输出混频,替代多环锁相频率合成器中的低频率子环,使合成器输出频率在89.6~110.4 MHz之间分辨率达1 Hz,并保持DDS相噪、杂散水平不变。结合DDS的快速频率切换和PLL环路跟踪能力,实现信号的快速跳频。本文给出了技术方案,讨论部分电路设计,并对主要技术指标进行理论分析,最后给出了实验结果。