快速跳频电台频率合成器的研究

跳频通信具有很强的抗干扰能力,是未来战场通信的主要通信手段。跳频速率的快慢很大程度上决定了跳频电台抗干扰能力。实现快速跳频通信的关键之一是要求频率转换时间极短的频率合成器,常规的频率合成技术已难以满足要求。论文介绍一种数字式直接频率合成器加锁相环(DDS PLL)的频率合成器,具有换频时间短、覆盖波段宽、分辨率高等优点,可以满足战场通信用的快速跳频电台的要求。     

跳频通信系统中一种新型直接式数字频率合成器（DDS）的研究

文章首先介绍跳频技术和直接数字频率合成器（DDS）的工作原理，其次介绍了一种高性能的DDS评估板Q0315。最后具体阐述了它在跳频通信系统中如何完成频率合成性能。     

DDS激励PLL跳频频率合成器的研究

直接数字式频率合成(DDS)是最新的频率合成方法,它具有分辩力高、转换速度快等优点。本文首先分析了DDS的杂散性能,其次分析了DDS与DS、PLL几种基本组合方案,对DDS激励PLL的方案进行了性能分析和实验研究。最后实现了VHF波段快速跳频频率合成器,其频率转换时间<10μs。     

跳频通信信号源的研制

介绍了一种基于FPGA和DDS(DirectDigitalSynthesizer)技术的跳频信号源实现方案。DDS采用AD公司的最新频率合成器件AD9852,其中频率控制字存储在FPGA内部RAM单元中,FPGA通过40针总线接口向AD9852写入频率控制字。该信号源具有可编程、可升级的优点。     

基于DDS的快速跳频频率合成器的设计

介绍了直接数字频率合成(DDS)技术的工作原理及特点,并给出了基于DDS设计快速跳频频率合成器的方案。     

基于DDS的快速跳频源设计

在简要介绍跳频通信技术的发展概况及跳频源合成主要方法的基础上,针对目前普遍采用的DDS技术,详细分析了其输出频谱特性,并由此引出了基于DDS的跳频源设计方案,然后详细分析了设计原理、实现的可行性以及软件的设计和流程图,同时对主要芯片的性能指标及特点作了说明。此设计通过优化,提高了各项性能指标,对整体跳频通信收发机的性能有了很大的提升。     

跳频通信

介绍了跳频通信的基本原理，并着重论述了跳频通信系统中的关键技术以及自适应跳频通信技术。     

DDS PLL短波频率合成器设计

本文讨论了DDS PLL结构频率合成器硬件电路设计中需要考虑的几方面问题并给出了设计原则,依此原则我们设计了一套短波波段频率合成器,实验结果证实了其可行性。     

基于DSP/FPGA的超高速跳频系统基带设计与实现

介绍某超高速跳频通信系统基带部分的设计与实现,该系统选用2FSK调制方式,并选择合适跳频频带以抑制镜像频率;讨论了跳频器、跳频序列、快速位同步以及跳频图案同步以及跳频信号解调等跳频通信系统的关键技术,给出了基于DSP和FPGA的发射/接收系统的详细软/硬件架构设计及关键核心模块的设计方案,最后给出系统的实测结果。     

基于DSP的短波跳频频率合成器的设计

针对传统跳频通信系统跳频器的频率转换速度慢、分辨率低等不足,设计了基于现代数字信号处理和直接数字频率合成技术的高性能跳频器,采用高速数字信号处理器(DSP)和直接数字频率合成器(DDS)来完成跳频器的功能,以m序列为跳频序列;DSP采用TI公司的TMS320VC5402,它一方面作为DDS芯片的控制器,控制DDS芯片的工作;另一方面产生m序列;DDS芯片采用ADI公司的AD9852,它在DSP的控制下完成频率合成,同时还可以实现数字调制;跳频信号输出后经测试系统进行检测,输出幅度随频率变化的阶梯波,以此来测试系统输出跳频信号的性能.     

一种新型的PLL/DDS混合型微波频率合成器的研究

本文研究了一种新型的微波频率合成器。该频率合成器将普通的锁相环(PLL)技术和直接数字频率合成器(DDS)有机地结合起来,只需在一般的单环频率合成器的基础上增加少量器件,就可以获得精确的频率分辨率和相当低的相位噪声,性能大大优于单环频率合成器而仅略低于双环,结构却比双环简单,成本也较低。代表了获得高性能价格比频率合成器的发展方向。文中给出了该频率合成器的设计方案和工作原理,并对其相位噪声特性作了分析。最后搭试了一个实验电路,给出了实验结果。     

一种S波段宽带跳频频率合成器的设计与实现

讨论了一种输出频带宽、跳频时间短、相位噪声低、杂波抑制高的频率合成器的设计方法;该方法采用STW81102频率合成芯片,是一个将PLL和VCO集成在一起的低成本单片多频带射频频率合成器芯片,并利用8515单片机软件模拟I2C总线通信对STW81102芯片进行置数控制输出频率;基于该方法实现了输出频率范围为3100~3400MHz,步进频率为20MHz的宽带跳频频率合成器,实验结果表明该频率合成器输出功率大于+5dBm,杂波抑制大于65dB,相位噪声优于-95dBc/Hz/10kHz。     

一种中波DDS频率合成器的设计与实现

在介绍DDS芯片STEL-1479和PIC16C73A单片机的基础上,设计了一种利用单片机控制DDS芯片实现的中波频率合成器。进行了详细的硬件和软件设计,给出了具体的硬件电路及软件流程。     

一种新型实用的PLL/DDS混合型短波频率合成器

文章介绍一种新型、实用的短波频率合成器。该频率合成器将国外最新的直接数字频率合成器(DDS)技术和传统的锁相环(PLL)技术有机地结合起来,与多环频率合成器相比,具有线路简洁、设计合理、频率转换速度快、可靠性高等优点;而与普通的单环频率合成器相比,具有更高的频率分辨率和更低的相位噪声。文中分析了该频率合成器的工作原理和设计注意事项,提出了具体的实施方案。     

一种实用的超短波跳频频率合成器的设计

跳频通信的关键技术之一是跳频频率合成器的研制,文中介绍了一种用DDS技术结合锁相环的倍频方案,实现了频率的快速跳变和精细步进,同时简化了系统的设计并提高了系统的可靠性。     

基于DSP和DDS技术的静电悬浮/恒速控制系统设计

针对ESG静电悬浮(支承)和电场恒速要求,采用DSP结合FPGA技术、AT89C51单片机结合DDS技术,设计并研制了静电支承/恒速数字控制系统硬件和软件.半物理仿真实验表明,系统设计方案可行,功能可靠,能够达到设计要求.     

基于DSP的智能流量测量系统的设计

本文首先介绍了相关检测的原理和超声波相关流量计的工作过程,在此基础上给出了以DSP芯片TMS320VC5402为核心的测量系统硬件框图,并详尽的分析了各部分的功能和所使用的芯片,尤其是使用了新的DDS芯片AD9850生成正弦波。最后,还给出了系统程序的主流程图。通过仿真实验,证明此方案是有效、可行的。     

基于PE3236的频率合成器电路设计与实现

设计并实现了一种L波段的锁相环频率合成器.采用集成芯片PE3236,分析了PE3236和频率合成器的特性,分析了电路结构,计算并确定了各个部件的参数,完成了硬件电路的设计.测试结果表明能够合成需要的频率,频率合成器环路工作稳定,并且可以根据需要改变频率,表明了设计的正确性.