高帧频CCD图像传感器驱动时序设计

针对某高帧频CCD可见光相机的设计要求,提出一种可行的驱动时序设计方法.采用Samoff公司的VCCD512H面阵CCD传感器.结合多通路数据传输的思路分析了传感器驱动时序关系,以Xilinx公司的FPGA芯片XQ2V3000作为时序发生器并实现数据缓存,从而实现了时序发生器与数据缓存的一体化设计.在Xilinx-ISE9.1i开发环境下采用VHDL语言编程,通过Modelsim SE6.2b实现仿真,结果满足设计要求.     

高速拼接CCD相机时序设计

高速拼接CCD相机是目前我国空间目标监控领域中急需的CCD相机之一,相机的研制对提高我国高速拼接CCD相机的研制能力有很大的推动作用。本文重点介绍了16通道高速拼接CCD相机的时序设计,以及相机的实测结果,并对相机的实际应用前景进行了展望。     

基于FPGA大面阵数字CCD相机驱动电路的设计

介绍了大面阵CCD相机的工作时钟产生电路的设计,利用大规模集成电路FPGA实现了该工作时钟驱动电路,采用了VHDL语言对工作时钟驱动电路进行了硬件描述,并利用Modelsim软件对所设计的工作时钟驱动电路进行了仿真,最后进行了硬件电路调试,实现了整个CCD相机的控制.采用SONY公司的ICX285AL作为传感器.     

面阵CCD相机驱动时序的研究

面阵CCD是应用于图像传感和非接触测量领域中重要的光电器件,在光电检测技术领域应用广泛.介绍了美国TI公司的面阵CCD TC237B的结构特性及工作原理,简要介绍了多种CCD时序驱动的方法,重点对逐行扫描单输出方式的驱动时序进行了全面、细致的分析.本文结合实际课题,使用在线可编程大规模逻辑器件实现了要时序产生电路.同时,该系统具有高可靠性、高稳定性、编程灵活等特点.     

基于FPGA的多通道面阵CCD拼接成像系统

针对现有的CCD系统技术无法同时满足大面阵与高帧频的问题,提出了一种基于FPGA的高速多通道CCD拼接系统.采用智能化的AD芯片,配置生成精确且接收反馈的CCD驱动信号.调用FPGA内置的IP核,利用乒乓操作的思想操控DDR2完成多通道图像的拼接,百万像素CCD以100帧的速度处理.对多通道影响图像非均匀性进行分析,将处理图像的得到的参数反馈给AD芯片,实时调整各通道的增益,在硬件驱动电路上完成自适应非均匀性校正.经验证,该系统极大地提高了大面阵CCD的显示帧频,多通道拼接后获得较高成像质量.     

全帧CCD时序驱动电路的设计

在了解国外先进科学级CCD相机的基础上,自主研发一种适合在工业无损检测中使用的相机。做的主要工作是设计和开发了一种面阵CCD驱动电路,介绍了全帧型面阵CCD光电传感器的成像原理、芯片结构、驱动时序的要求。通过分析各个引脚的关系,把用硬件描述语言（VHDL）编写的驱动程序,烧到FPGA芯片EP2C5Q208C8中。仿真结果及其用逻辑分析仪测得的实验结果表明该方法完全满足CCD芯片的要求。该方法能提供多路驱动时序,驱动频率高,硬件电路简单,编程方便,具有较好的性价比和应用推广价值。     

基于CPLD的面阵CCD图像传感器驱动时序发生器设计

在分析FTT1010-M型面阵CCD图像传感器驱动时序关系的基础上,设计了可调曝光时间的面阵CCD图像传感器驱动时序发生器.选用CPLD器件作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述.采用Quartus II对所设计的驱动时序发生器进行了功能仿真,并针对ALTERA公司的EPM7160SLC84-10进行了RTL级仿真及配置.系统测试结果表明,所设计的驱动时序发生器不仅可以满足面阵CCD图像传感器的驱动要求,而且还能够调节其曝光时间.     

基于FPGA的面阵CCD驱动及快速显示系统的设计实现

为了实现面阵CCD传感器采集的数据在TFT液晶屏上的快速显示,提出一种基于现场可编程逻辑门阵列(FPGA)的快速显示系统。利用FPGA构建软核处理器(NiosII),采用专用IC模块AD9929作为CCD驱动与处理芯片,并依据TFT液晶屏和芯片AD9929的接口时序设计驱动电路,利用DMA技术实现采集数据的快速显示。电路的测试结果表明,利用该方法可以把面阵CCD传感器采集的数据快速显示在TFT液晶屏上,在工业现场监视场合具有广泛的实用性。     

基于FPGA的线阵CCD驱动时序及模拟信号处理的设计

为保证线阵CCD在图像测量中正常、稳定工作,必须设计出适合其工作的时序驱动电路.在分析TCD1501D线阵CCD驱动时序关系的基础上,通过分析CCD输出的图像信号[1],给出了内、外相关双采样的时序控制.最后,利用quartus7.2软件平台结合VHDL语言进行开发,对所需驱动脉冲进行仿真设计.仿真结果表明,该驱动电路简单、功耗小、成本低、抗干扰能力强,适用于设备小型化的要求.     

基于FPGA的线阵CCD驱动时序及模拟信号处理的设计

为保证线阵CCD在图像测量中正常、稳定工作,必须设计出适合其工作的时序驱动电路。在分析TCD1501D线阵CCD驱动时序关系的基础上,通过分析CCD输出的图像信号[1],给出了内、外相关双采样的时序控制。最后,利用quartus7.2软件平台结合VHDL语言进行开发,对所需驱动脉冲进行仿真设计。仿真结果表明,该驱动电路简单、功耗小、成本低、抗干扰能力强,适用于设备小型化的要求。     

FPGA控制下面阵CCD时序发生器设计及硬件实现

在分析Sony公司ICX098BQ面阵CCD图像传感器驱动时序的基础上,对可调节曝光时间的CCD时序发生器及其硬件电路进行设计.选用FPGA器件作为硬件设计平台,使用VHDL语言对时序关系进行了硬件描述,采用QuARTUSⅡ8.0对所设计的时序发生器进行了功能仿真,并以Altera公司的可编程逻辑器件为核心进行硬件适配...     

KAI-02150的CCD模拟前端采集电路设计

针对Kodak公司生产的CCD图像传感器KAI-02150,设计了双通道模拟前端采集电路。给出了电路的结构组成,根据KAI-02150的驱动和输出参数要求设计了各个模块的具体电路。通过SPI接口对AD9920A的寄存器进行配置,可以满足多种工作模式切换的需要。与传统的CCD模拟前端采集方案相比,文中的设计更加灵活简单、稳定可靠。测试表明,设计的输出驱动时钟满足KAI-02150的输入要求,可以驱动CCD输出模拟信号,并完成相关双采样和A/D转换得到数字视频信号。     

一种典型的科学级CCD驱动时序的FPGA设计

科学级CCD驱动时序对CCD可靠、稳定的运行起着重要作用.针对e2v公司的CCD47-20BI AIMO(advanced inverted mode operation)提出了一种基于FPGA(field programmable gate array)的科学级CCD驱动时序的设计方案.该设计方案以Actel公司的FPGA-APA600为硬件设计平台,在LiberoIDEv9.0开发环境中,使用Verilog语言对驱动时序进行硬件描述,并采用第三方软件ModelSim6.0进行功能仿真.配合Matrox公司的图像采集卡进行图像采集实验,实验结果表明,CCD能正常、稳定地工作,所设计的驱动时序满足CCD47-20 BI AIMO的时序要求.目前,该设计已应用于氧气探测空间外差干涉仪的CCD读出电路,满足工作要求.     

基于FPGA的多通道面阵CCD成像系统设计

以Sarnoff公司的CCD图像传感器VCCD1024H作为敏感元件,设计了一种基于FPGA的多通道面阵CCD成像系统,介绍了CCD工作原理、成像系统总体结构、各部分硬件电路、工作模式及FPGA时序逻辑设计,讨论了成像时序和数据整合。通过仿真验证FPGA逻辑满足成像及数据传输要求,为后续应用奠定了基础。     

采用线阵CCD测量扫描镜步进角度的系统设计

介绍了采用线阵CCD测量扫描镜步进角度的方法,并给出了详细的实现方案,包括光学系统设计、硬件电路设计以及CCD数字化信号处理方法.解决了一般情况下无法做到的高精度非接触式动态测量问题,并为系统的工程化打下了坚实的基础.     

基于FPGA的大面阵CCD高帧频驱动电路设计

介绍了Dalsa公司的33M像素大面阵CCD的内部结构,着重分析了该款CCD的驱动时序.针对大面阵CCD图像传感器帧频较低的缺点,设计了基于现场可编程逻辑门阵列的驱动电路.改进了CCD芯片的偏置电压电路,提出了4 路同时输出以提高帧频的电路设计方法,最高帧频可达2.7帧/s ,相比单端输出时的0.7帧/s提高了约4倍.选用FPGA作为核心器件,使用VHDL语言设计驱动时序,在ISE和Modelsim环境下对所设计的驱动时序发生器进行仿真实验.实验结果表明,所设计的驱动电路能够满足大面阵CCD高帧频应用.     

基于面阵CCD拼接的动态目标成像系统

采用面阵CCD作为光电成像元件,设计了一种用于动态目标跟踪的新型面阵CCD成像系统.利用分光棱镜的分光效应,将两片CCD分别放置在空间分离的两个像平面上,从而保证在目标分辨率不变的情况下使视场角增加一倍,满足了大视场搜索目标的要求.整个系统采用现场可编程门阵列(FPGA)作为核心控制器件,利用FPGA片上RAM实现两路图像的缓存与合成,合成图像输出延迟仅为32μs,满足实时跟踪的需要.依据系统辐射定标数据,通过变换增益和偏置实现CCD光电响应度的调整,消除了两幅图像拼接处的接缝.