并行遗传算法的研究及应用进展

并行遗传算法(PGA)将并行计算机的高速并行性和遗传算法天然的并行性相结合,极大地促进了遗传算法的研究与应用。该文对近年来并行遗传算法的模型、性能分析、算法改进、实现平台进行了归纳和评述,并且对并行遗传算法今后的主要研究方向和发展前景进行了展望。     

并行遗传算法的研究及应用进展

并行遗传算法（PGA）将并行计算机的高速并行性和遗传算法天然的并行性相结合,极大地促进了遗传算法的研究与应用。该文对近年来并行遗传算法的模型、性能分析、算法改进、实现平台进行了归纳和评述,并且对并行遗传算法今后的主要研究方向和发展前景进行了展望。     

XML在并行骨架描述中的应用

在对并行骨架的思想、描述和应用进行深入研究的基础上,本文提出了一种基于XML的并行骨架描述方法,为基于骨架的并行编程系统中各种骨架描述提供了一种统一的处理模型,对提高并行骨架库的通用性、可扩展性和可移植性具有重要意义.     

粒子跟踪算法的并行实现

针对粒子跟踪算法提出了并行方案,设计了相应的并行绘制模型，并对该方案进行了算法设计和程序验证，以理想的加速比和较高的效率实现了粒子跟踪算法。     

并行遗传算法的研究

在分析了解决组合优化问题所遇到的困难的基础上，引入遗传算法.进而提出基本遗传算法在解决数量级很大的组合优化问题上的缺陷，并详细介绍了遗传算法的三种并行模型，最后给出改进的并行遗传算法模型．     

基于并行结构骨架的程序设计环境研究与实现

并行结构骨架理论提供了一种描述并行程序设计模式的通用模型,对设计模式进行更高层次的抽象,能有效解决基于设计模式的并行程序设计方法的局限性问题,降低并行程序设计开发难度.基于并行结构骨架的并行程序设计环境--PASBPE在并行结构骨架理论的基础上,使用参数化设置快速生成用户所需并行程序框架,同时通过可视化的程序设计交互环境,简化并行程序的开发过程,提高开发效率.     

并行遗传算法的研究

在分析了解决组合优化问题所遇到的困难的基础上,引入遗传算法。进而提出基本遗传算法在解决数量级很大的组合优化问题上的缺陷,并详细介绍了遗传算法的三种并行模型。最后给出改进的并行遗传算法模型。     

并行遗传算法研究进展

Parallel Genetic Algorithm is an important branch of Evolutionary Computing and more and more AI specialists pay attention to it because of its simplified topologies and robust search a-bility. In this paper, we discussed theoretic and application achievement of Parallel Genetic Algorithm ,analyzed their advantage and disadvantage ,and point out its future research direction.     

基于遗传算法的示例学习系统的并行实现

示例学习的目标即是寻找最优覆盖规则，而这已被证明为ＮＰ难题。本文提出利用遗传算法来寻求最优覆盖规则的算法，并在并行设计环境Ｍｕｌｔｉ－ｐａｓｃａｌ中加以实现     

并行遗传算法在非均衡负载节点并行机上的实现

基于平衡负载、减小通信开销的考虑,对于非均衡负载节点并行机提出了两种并行遗传算法一动态负载平衡的孤岛模型和主从模型,并与基本的孤岛模型做了比较。两种算法在实际使用中均取得了较好的效果。     

分布式并行计算环境下混合遗传算法的研究

为提高混合遗传算法的计算效率和求解质量,提出一个并行混合遗传算法框架。该框架主要由遗传算法、小生境操作和单纯形3部分组成,遗传算法和小生境操作采用串行执行方式,单纯形采用分布式并行执行方式。分布式并行计算环境由4台计算机通过交换机连接构成,并设计了一个动态任务调度方案。一个典型工程算例验证了新算法的有效性,并且在分布式并行环境下取得了较好的加速比和并行效率。     

PoLAPACK: parallel factorization routines with algorithmic blocking

LU, QR, and Cholesky factorizations are the most widely used methods for solving dense linear systems of equations, and have been extensively studied and implemented on vector and parallel computers. Most of these factorization routines are implemented with block‐partitioned algorithms in order to perform matrix–matrix operations, that is, to obtain the highest performance by maximizing reuse of data in the upper levels of memory, such as cache. Since parallel computers have different performance ratios of computation and communication, the optimal computational block sizes are different from one another in order to generate the maximum performance of an algorithm. Therefore, the ata matrix should be distributed with the machine specific optimal block size before the computation. Too small or large a block size makes achieving good performance on a machine nearly impossible. In such a case, getting a better performance may require a complete redistribution of the data matrix. In this paper, we present parallel LU, QR, and Cholesky factorization routines with an ‘algorithmic blocking’ on two‐dimensional block cyclic data distribution. With the algorithmic blocking, it is possible to obtain the near optimal performance irrespective of the physical block size. The routines are implemented on the Intel Paragon and the SGI/Cray T3E and compared with the corresponding ScaLAPACK factorization routines. Copyright © 2001 John Wiley & Sons, Ltd.     

Faster optimal parallel prefix circuits: New algorithmic construction

Parallel prefix circuits are parallel prefix algorithms on the combinational circuit model. A prefix circuit with n inputs is depth-size optimal if its depth plus size equals 2n-2. Smaller depth implies faster computation, while smaller size implies less power consumption, less VLSI area, and less cost. To be of practical use, the depth and fan-out of a depth-size optimal prefix circuit should be small. A circuit with a smaller fan-out is in general faster and occupies less VLSI area. In this paper, we present a new algorithm to design parallel prefix circuits, and construct a class of depth-size optimal parallel prefix circuits, named SU4, with fan-out 4. When n30, SU4 has the smallest depth among all known depth-size optimal prefix circuits with fan-out 4.     

Development of algorithmic algebra tools to design parallel programs using heuristics

The paper proposes a new approach and a system to develop parallel algorithms based on the joint use of the algebraic-algorithmic methodology of specification and development of programs and non-algorithmic (heuristic) techniques for code generation. The algebraic part of the methodology provides the formalized process of parallel program design through high-level algebraic-algorithmic specifications and automating transformations up to program code in a standard programming language. The heuristic part of the system is the dynamic adjustment of program code to a target platform and its optimization using self-learning code generation and heuristic technologies.     

基于PVM的最小权三角划分并行遗传算法研究

平面点集的三角划分在计算机图形学,三维可视化等领域具有广泛地应用,在许多应用中需要提供形状最优的三角划分。但该类问题推测属于NP完全问题。为了快速有效地求解最小权三角划分(MWT)问题,提出了一种基于PVM的并行遗传算法来近似获取全局最优解,并系统地测试算法中一些重要的并行控制参数,包括迁移代数和节点平均负载对算法性能的影响。实验结果表明,该方法简单,可靠,大大缩短了优化过程的时间,提高获取全局最优解的概率。     

基于图的分布式并行基因编程模型

基因编程(GP)算法具有天然的并行性,因此出现了并行分布式GP模型,如主从模型、岛屿模型和网格模型等。但是实现这些分布式模型的算法过程复杂,不具有可重用性,很难依据不同拓扑结构来快速实现大规模的GP计算。针对这些缺点,提出了基于图的并行分布式GP模型,形式化地描述了图中的各种GP操作,使其能够支持不同拓扑结构的GP分布式并行计算。经过实验测试,该模型能够实现上述三种GP模型,并具有稳定、高效、易实现的特点。     

基于伪并行遗传算法的聚类分析方法

针对传统的基于聚类准则的聚类算法初始化敏感和容易陷入局部极值的问题,设计了一种新的基于伪并行遗传算法的聚类方法.采用实数编码方式对每个样本所属的类别进行编码,通过空类的识别和修复来修正不舍法的染色体.在引入离散随机变异算子和优化方向变异算子的基础上,结合迁移策略和插入策略,达到兼顾局部收敛速度和全局收敛性能的目的.与K-均值算法对比仿真实验,表明了这种基于伪并行遗传算法的聚类新方法的可行性和有效性.     

基于申威众核处理器的混合并行遗传算法

传统遗传算法求解计算密集型任务时,适应度函数的执行时间增加相当快,致使当种群规模或者进化代数增大时,算法的收敛速度非常缓慢。基于此,设计了"粗粒度-主从式"混合式并行遗传算法（HBPGA）,并在目前TOP500上排名第一的超级计算机神威"太湖之光"平台上实现。该算法模型采用两级并行架构,结合了MPI和Athread两种编程模型,与传统在单核或者一级并行构架的多核集群上实现的遗传算法相比,在申威众核处理器上实现了二级并行,并得到了更好的性能和更高的加速比。实验中,当从核数为16×64时,最大加速比达到544,从核加速比超过31。