锁相环电源噪声激起的抖动灵敏度研究

锁相环作为噪声敏感器件,最大干扰源来自电源噪声。为实现系统的高性能,盲目降噪是很多工程师唯一手段。文中指出,不同频点电源噪声对PLL造成的抖动不同,而单纯降噪可能导致过度设计且不能达到目的。文中通过搭建锁相环Spice模型,开发的一款软件作为论证工具来阐述抖动灵敏度概念。     

自偏置PLL电源噪声敏感度分析

该文提出一种基于传递函数的有效方法,可以预测自偏置PLL电源噪声引起的抖动性能。PLL的复制偏置调整器的电源噪声敏感度由小信号分析提取,分析表明需要在闭环带宽和电源噪声敏感度之间做权衡。作为例子,该文分析了一款具体的自偏置PLL电路的电源噪声性能,该PLL为一款相位插值CDR提供时钟。所提方法与瞬态仿真的结果进行了对比,结果表明该方法可以预测周期抖动数值,具有相当精度。同样,该方法也对提高自偏置PLL噪声性能有指导意义。     

基于锁相环电源噪声引起的周期抖动分析

针对电源噪声在时钟电路的锁相环中引起的抖动问题,通过分析周期抖动和相位抖动与电源噪声间的关系,提出了用于预测电源噪声引起的锁相环抖动峰峰值的计算公式。文中预测的抖动峰峰值与HSPICE的仿真结果间的误差最大为3%,说明了文中公式的有效性。     

数字锁相环的电源噪声灵敏度分析

通过建立电源噪声影响I/O信号抖动的方法学,从而打破狭义电源完整性纯粹追求低噪声的设计思路,佐证了电源噪声灵敏度这一概念。搭建锁相环模型仿真绘制出灵敏度曲线,并通过分析,得到不同频率噪声存在互调的结论,对高速串行链路接口设计具有一定指导性意义。     

OTU锁相环中噪声的影响分析

光转发单元(OTU)中锁相环带宽与抖动不可避免会受到其噪声的影响。分别求出OTU锁相环中主要噪声源对环路的响应,使用叠加原理,计算出整个环路输出抖动的噪声功率谱,分析相位噪声功率谱与抖动间的关系,得到只有环路带宽选择要适当且锁相环各个组件的参数也要合适,抖动传递函数才在一定抖动频率下不会超标等重要结论。并能运用这些结论来定性解释实际测试OTU中抖动传递函数曲线。     

高速宽带锁相环的相位噪声影响研究

介绍了一种高速宽带锁相环的架构设计和基本原理。设计了双压控振荡器结构,使得锁相环输出时钟信号的频率范围达到6.0~12.5 GHz。基于锁相环的线性模型,从理论上分析了各单元电路的相位噪声对总体输出相位噪声的影响。基于65 nm CMOS工艺,根据各单元电路相位噪声的典型数据,对锁相环的输出相位噪声和等效时钟抖动等参数进行了仿真。结果表明,电荷泵、输入参考时钟、分频器、压控振荡器对整体输出噪声的贡献分别为35.8%、30.3%、18.3%、14.6%,环路滤波器对相位噪声贡献很小。锁相环的整体仿真结果显示,在各种工艺角下,锁相环的输出时钟信号频率均可达到12.5 GHz,高频输出相位噪声带来的时钟抖动均小于1 ps。     

一种高电源噪声抑制宽线性范围CMOS压控振荡器设计

给出了一种高电源噪声抑制、高线性范围CMOS压控振荡器的结构：电压调节器用于隔离外部电源以抑制高频与低频噪声．并提供稳定的内部电压给振荡器；振荡器部分则使用双环结构，同时采用改进的V-I电路，提高了VCO电压-频率转换特性的线性范围。在TSMC0．25μmN阱CMOSS工艺参数下仿真表明，VCO的输出频率范围为0．081GHz至1．53GHz．控制电压调节范围81％，线性度6．9％。当输出频率为1GHz时，电源电压变化1V引起的输出周期变化为3ps。     

行波管放大器相位噪声的分析及其抑制

主要分析规则调相信号对行波管放大器频谱纯度的影响,并且根据行波管放大器相位噪声产生的过程和原因,提出两种抑制相位噪声的方法.     

电源噪声测试

90年代芯片的供电通常是5V和3.3V,而现在,高速IC的供电通常为2.5V、1.8V或1.5V.本文将简要地讨论和分析如何对这类低电压直流电源进行电压测试.     

通信电源设备噪声测试方法

许多不同种类的通信电源设备(如交流稳压器、开关电源、逆变器、UPS等)运行时都或大或小地产生可闻噪声。这种噪声的存在,不仅会影响通信机房的工作环境,降低工作效率,而且还可能给机房工作人员造成难以承受的污染。因此,在若干种通信电源设备的入网检测中,“音响噪声”是一个必不可少的检测项目。     

一种应用于阵列TDC的低抖动锁相环设计

传统的PLL（Phase Locked Loop）电路受限于环路参数的选定,其相位噪声与抖动特性已经难以满足大阵列、高精度TDC（Time-to-Digital Converter）的应用需求.本文致力于PLL环路带宽的优化选取,采取TSMC 0.35μm CMOS工艺实现了一款应用于TDC的具有低抖动、低噪声特性的锁相环（Phase Locked Loop,PLL）电路,芯片面积约为0.745mm×0.368mm.实际测试结果表明,在外部信号源输入15.625MHz时钟信号的条件下,PLL输出频率可锁定在250.0007MHz,频率偏差为0.7kHz,输出时钟占空比为51.59%,相位噪声为114.66dBc/Hz@1MHz,均方根抖动为4.3ps,峰峰值抖动为32.2ps.锁相环的相位噪声显著降低,输出时钟的抖动特性明显优化,可满足高精度阵列TDC的应用需要.     

Jitter and phase noise of ADPLL due to PSN with deterministic frequency

In this article, jitter and phase noise of all-digital phase-locked loop due to power supply noise (PSN) with deterministic frequency are analysed. It leads to the conclusion that jitter and phase noise heavily depend on the noise frequency. Compared with jitter, phase noise is much less affected by the deterministic PSN. Our method is utilised to study a CMOS ADPLL designed and simulated in SMIC 0.13?µm standard CMOS process. A comparison between the results obtained by our method and those obtained by simulation and measurement proves the accuracy of the predicted model. When the digital controlled oscillator was corrupted by PSN with 100?mVpk-pk, the measured jitters were 33.9?ps at the rate of f_G?=?192?MHz and 148.5?ps at the rate of f_G?=?40?MHz. However, the measured phase noise was exactly the same except for two impulses appearing at 192 and 40?MHz, respectively.     

频率合成器的相位噪声分析

频率合成器广泛应用于现代各种电子设备中,甚至被人们喻为众多电子系统的"心脏"。其性能好坏直接影响通信设备的性能,尤其是影响接收机的灵敏度和选择性。对频率合成器相位噪声的概念进行了简单的阐述。从锁相环的分析模型出发,介绍相位噪声的特性,分析了影响相位噪声的各种主要因素,并提出了提高频率合成器相位噪声性能的一些基本方法。通过实例介绍了环路滤波器参数的选择与计算。     

适用于超宽带系统的低功耗CMOS频率合成器研究

针对脉冲无线电超宽频(IR-UWB)接收系统,提出了一种低功耗频率合成器设计。合成器的设计以一个整数N分频II型四阶锁相环结构为基础,包括一个调谐范围为31%的7位压控振荡器,一组基于单相时钟逻辑的高速分频器。分频器能够合成八个由IEEE标准802.15.4a定义的频率。该集成频率合成器运用65 nm CMOS技术制造而成,面积为0.33 mm2,工作频率范围为7.5–10.6 GHz。测试结果显示,在1.2 V供电下,该合成器的3-dB闭环带宽为100 kHz,稳定时间为15 。测量相位噪声低于-103 dBc/Hz@1MHz,抵消频率为1 MHz。杂散信号功率低于低于-58 dBc。相比其他先进的合成器,提出合成器的工作电流为5.13 mA,功耗仅为6.23mW。     

一种输出功率稳定及功率因数改善的激光电源

叙述了输出功率稳定、功率因数改善的激光电源的设计原理及电路构成。该电源输出功率可以不随电网电压变化而基本保持一定,从而可使激光输出能量稳定度大大提高。由于采用了功率因数改善的电路,该电源有效地抑制了谐波噪声,减少了电力设备的输入电流容量,拓宽了电源输入电压的范围。     

5V单电源供电的低噪声宽带放大器

以单片机MSP430F449为控制核心,设计了一个5 V单电源供电的低噪声宽带放大器。采用单位增益稳定低噪声运放OPA820作为前级放大,高速运放THS3091作为末级放大,其中利用DC-DC变换器TPS61087将5 V电压转化为18 V从而为末级放大电路供电。此外,系统还采用12位高速A/D转换器ADS803实现了测量并数字显示放大器输出电压峰峰值的功能,测量误差小于5%。本系统最高电压增益达到43 dB,上限及下限截止频率达到15 MHz和20 Hz,在50Ω负载上,最大不失真输出电压峰峰值为4.2 V。系统的输出噪声小于200 mV。     

基于噪声测量技术的开关电源故障诊断方法研究

针对开关电源的核心功率器件MOS 管工作在高功率大电流下易损坏,使得开关电源无法正常工作故障率高的问题, 提出了一种利用噪声测量技术来判断其工作状态的故障诊断新方法,建立了功率MOS 器件的噪声模型,设计了超低噪声前置低频放大器,对伊莱科S-15-12型开关电源测试,结果表明,该方法能够测量到开关电源的低频噪声并准确判断其工作状态,且在准确率上较传统方法提高了65%,为开关电源的典型故障提供了一种可行及有效的评估方法。