低相噪DDS信号产生电路的设计

本文介绍了DDS的基本原理以及DDS芯片AD9852的功能特点.详细介绍了一种基于单片机和DDS的频率源电路的软硬件实现方案.利用单片机AT89C51控制DDS芯片AD9852,产生了一个低相位噪声的信号.在进行软硬件设计过程中,总结出了产生低相噪DDS信号的一些注意事项,对设计低相噪DDS信号产生电路有很大的帮助.     

DDS相位舍位杂散信号的频谱分析

杂散特性限制着直接数字频率合成（DDS）技术的应用和发展,其中相位舍位、幅度量化和DAC的非理想特性等是影响DDS输出频谱质量的主要杂散源。文中主要研究相位舍位对DDS输出频谱的影响,首先通过离散傅里叶变换将任意的频率控制字转化为频率控制字为1来对DDS的输出信号进行频谱分析,然后由DDS的输出序列入手深入研究了相位舍位时DDS输出频谱的特性,得到的DDS输出频谱的数学模型精确、简单。     

锁相频率源混频信号的相位噪声分析

分析了锁相源的相位噪声构成,并在此基础上建立了两路相关锁相源混频相位噪声的近似数学模型,推导了相应的相位噪声的计算式。通过实验及对实验数据的分析表明,该数学模型与实际实验结果一致,大幅度减小了相位噪声估计的偏差。该数学模型能有效的指导复杂频率源的设计及相位噪声的估算。     

基于DDS的低相噪频率综合源设计

分析了相位累加器截断、波形ROM有限字长、DAC等对直接数字频率合成器(DDS)相位噪声的影响，得出了DDS芯片本身对输出信号相位噪声影响很小的结论。给出了采用AD9854芯片构成的低相噪频率综合源的硬件组成以及系统实测的相位噪声、杂散技术指标。     

一种低相位噪声采样时钟源的设计

分析了锁相环频率合成器与数字直接频率合成器的原理,阐述了二者性能的优劣。并在此基础上设计了一款低相位噪声的采样时钟源。该频率源结合锁相环和直接数字频率合成器的优势,在75 MHz时相位噪声可达-119 dBc@1 kHz、-116 dBc@100 kHz。     

DDS的相位截断及相应的杂散信号分析

直接数字频率合成（DDS）的缺点在于输出频率低和存在大量的杂散信号。而杂散信号产生的原因之一就是相位截断。文章首先介绍了DDS的基本结构和原理，总结了产生DDS杂散噪声的来源。重点分析了相位截断误差以及由相位截断引起的杂散频率分量，提出了计算这一杂散频率分量个数及信噪比的方法。     

基于DDS＋PLL的X-Band信号源设计

将DDS和PLL技术结合起来,采用DDS直接激励PLL的混合频率合成方案完成了X波段微波变频信号源的设计,一定程度上解决了频率分辨率、频率转换速度和相位噪声的问题,并完成了实机研制、系统联调试验和测试。结果表明,输出信号的频谱和相噪特性良好,达到了预期的要求。     

基于DDS+PLL频率合成器的设计

对比直接数字频率合成技术(DDS)和锁相环频率合成技术(PLL)的优缺点,提出一种DDS与PLL相结合的频率合成器方案。本文给出了以AD9852和ADF4106实现频率合成器的实例,并对该频率合成器的硬件电路进行了简要说明。     

DDS信号源的FPGA实现

采用直接数字频率合成技术（DDS）,通过数字控制相位信号的增量在FPGA中实现频率可调的信号发生器,所产生的信号不仅幅度频率灵活可调,并具有频率分辨率高、切换速度快、相位噪声低等优点,因而该系统设计在相关的科研实践中具有重要意义。     

DDS信号源的FPGA实现

采用直接数字频率合成技术(DDS),通过数字控制相位信号的增量在FPGA中实现频率可调的信号发生器,所产生的信号不仅幅度频率灵活可调,并具有频率分辨率高、切换速度快、相位噪声低等优点,因而该系统设计在相关的科研实践中具有重要意义.     

一种基于DDS AD9832的带噪声低频信号源设计

直接数字频率合成技术可提供快速的信号建立时间,纯净的信号频谱,得到越来越广泛的应用。介绍了一种基于DDS AD9832的带噪声信号发生器,介绍了AD9832产生信号的原理,m序列产生伪噪声的过程,系统的硬件以及软件设计,给出了AD9832控制程序源代码。     

基于DDS技术正弦信号发生器的设计

为了能够方便地产生波形平滑、频率稳定的正弦信号波形,提出了一种基于DDS技术的正弦信号发生器的设计方法。介绍了DDS技术在波形产生功能电路中的应用,并对FPGA实现DDS功能做了具体的说明。介绍了DDS技术的基本原理,论述了基于FPGA实现正弦/余弦信号发生器和32位序列信号发生器的设计方案。最后,实验结果表明:采用该方法设计的正弦波形发生器输出的波形与传统的正弦波形发生器相比,具有波形平滑、波形稳定度高、频率稳定度和分辨率高等诸多优点。     

基于DDS的雷达中频信号源设计与实现

本文首先介绍直接数字频率合成技术的基本原理以及ADI公司DDS芯片AD9854的功能、特点、具体应用方法,提出利用Altera公司Cyclone系列FPGA和AD9854设计某型雷达中频信号源的具体方案,最后给出实测波形.结果表明信号质量较高,满足实际要求.     

采用DDS技术的高性能雷达信号源

直接数字频率合成（DDS）是一种新的频率合成方法，具有频率分辨率高，切换速度快等优点，本文介绍了DDS原理和杂散性能，并从实际应用出发，设计出高性能的多种信号源。     

基于DDS技术的LFM信号仿真研究

简单介绍直接数字频率合成(DDS)技术和Simulink仿真系统的特点及背景,阐述DDS的基本工作原理并对它的调制机理进行了分析;在Simulink环境下建立了DDS的LFM信号的动态仿真模型,分析DDS动态仿真LFM模型中各模块的功能和来源;对所建系统进行了仿真实验,在实验的基础上分析仿真结果,为研究和设计直接数字频率合成系统提供理论和实验基础.     

基于DDS技术的线性调频信号的生成

DDS是将先进的数字处理理论与方法引入频率合成的一项新技术。VHDL作为一种硬件描述语言,用于描述硬件电路的功能、信号连接关系及定时关系,在电子工程领域得到了广泛的应用。介绍了DDS的基本原理及其调制特性,并且利用VHDL语言编程实现了DDS,在此基础上进一步设计实现了一种基于DDS技术的线性调频信号,给出了其主要部分的仿真结果,验证了其正确性。     

基于DDS 与PLL 的C 波段宽带线性扫频源

利用直接数字频率合成(DDS)和锁相环(PLL)技术相结合的混合频率合成方案,研制了一种C波段宽带、高频率分辨率、快速线性扫频的频率源。为了给PLL 提供低相位噪声的宽带扫频参考信号,选用ADI 的DDS芯片AD9914,并利用阶跃恢复二极管(SRD)高次倍频电路结合二倍频器产生高达3400 MHz 的时钟信号。通过上位机配置AD9914 内部频率调谐字和数字斜坡发生器,产生512.5-987.5MHz 的扫频参考信号,其频率分辨率可精细到赫兹量级。选用低附加噪声的鉴相器和宽带VCO 芯片设计C 波段锁相源,在宽带工作频率范围内对DDS 扫频信号进行快速跟踪,并有效抑制杂散信号。实测结果表明,该扫频源工作频率为4. 1- 7. 9 GHz,在频率分辨率配置为0. 38 MHz 时,单向扫频周期为1 ms,扫频线性度为1. 58×10-6 。单频点输出时相位噪声优于-114 dBc/ Hz@ 10 kHz和-119 dBc/ Hz@ 100 kHz,杂散抑制优于69 dBc。     

基于FPGA实现DDS技术的雷达波形产生器的设计

介绍了利用Altera公司的FPGA器件(cyclone)产生线性调频信号的DDS工作原理、设计方案、电路结构。并详细讨论了利用FPGA器件实现DDS技术时，采取的一些改进优化措施。