低压低功耗Sigma-Delta调制器综述

在低供电电压下,Sigma-Delta调制器因信号摆幅的限制很难达到较高的精度和线性度。工作在低压弱反型区的MOS管限制了电路的速度、增益和MOS开关的性能。总结了近年来低压、低功耗Sigma-Delta调制器的研究成果。在Sigma-Delta调制器的结构与电路设计方面,介绍了离散和连续时间调制器在低压下面临的问题及解决方案。     

一种14位、1.4MS/s、多位量化的级联型Σ△调制器

在 0 .6μm CMOS工艺条件下设计了一种适合 DECT(Digital Enhanced Cordless Telephone)标准的 1 .4MS/s Nyquist转换速率、1 4位分辨率模数转换器的ΣΔ调制器。该调制器采用了多位量化的级联型 (2 -1 -1 4b)结构 ,通过 Cadence Spectre S仿真验证 ,在采样时钟为 2 5 MHz和过采样率为 1 6的条件下 ,该调制器可以达到 86.7d B的动态范围 ,在 3 .3 V电源电压下其总功耗为 76m W。     

功耗及信噪比双重约束下∑△模数调制器积分器优化

针对前馈级联∑△模数调制器结构,详细分析了调制器信噪比及功耗与Class-A类运算放大器构成的各级积分器等效输入噪声功率及功耗间相互关系,并在此基础上提出对于给定调制器信噪比及功耗双重约束的前馈级联∑△模数调制器各级积分器参数参考值的优化选取,包括:采样电容、开关导通电阻、输入晶体管宽长比等,从而有利于低功耗高精度∑△模数调制器设计者确定满足给定功耗和信噪比双重约束的∑△模数调制器优化设计方案,指导晶体管级电路设计,缩短设计周期.     

一种14位、1.4 MS/s、多位量化的级联型ΣΔ调制器

在0.6 μm CMOS工艺条件下设计了一种适合DECT(Digital Enhanced Cordless Telephone)标准的1.4 MS/s Nyquist转换速率、14位分辨率模数转换器的ΣΔ调制器.该调制器采用了多位量化的级联型(2-1-14b)结构,通过Cadence SpectreS仿真验证,在采样时钟为25 MHz和过采样率为16的条件下,该调制器可以达到86.7 dB的动态范围,在3.3 V电源电压下其总功耗为76 mW.     

一种面向智能传感器的低功耗高精度sigma-delta调制器设计

设计了一款工作在1.2 V电源电压下,功耗为196μW,精度为14 bit,FOM值达202.4,应用于物联网领域的ΣΔ调制器,其OSR为64,采用四阶前馈单位量化结构,大幅度降低了系统对OTA的要求。通过Matalb SD-TOOLBOX确定系统参数,进行行为级建模确定最优值,同时对系统架构和电路模块进行低功耗分析,针对调制器各级进行适当的增益缩放。该调制器采用SMIC0.18μCMOS工艺设计,输入信号频率为3.4 k Hz,采样时钟为1.28 MHz时,调制器SNDR达到88.6 d B,达到有效位14 bit精度,处理带宽10 k Hz的要求。     

一种16位delta-sigma调制器的设计与实现

文章介绍了一个应用于低频信号测量,3．3V单电源供电,信噪比达到96．7dB的低功耗的开关电容delta-sigma调制器的设计。根据delta—sigma结构理论以及实际应用范围,论证了采用cascade2-1结构3阶delta—sigma调制器的可行性,使得整个三阶结构的稳定输入范围等效于二阶调制器。文章采用自顶向下的设计方法,用simulink对3阶cascade2—1模型进行了系统级仿真,系统仿真加入了白噪声、闪烁噪声等各种低频噪声模型作为约束条件,通过精心调试仿真得到了各模块的指标。采用CSMC0．5μm双多晶三层金属工艺。主要模块包括积分器、比较器,并进行仿真验证,并与预定要求进行比较对照。文章在过采样率为256,采样频率为100kHz情况下对整个调制器电路进行了仿真,与系统仿真进行对照,能够达到16位的精度。整个调制器的静态功耗为1．7mW。     

一种低功耗16bit音频 Sigma-Delta 调制器的设计

设计了一款工作在1．8 V电源电压下、功耗仅为1．8 mW、精度为16 bit ,优化系数（FOM ）达170的音频sigma-delta调制器．其过采样率为128,采用3阶噪声整形．为了降低功耗,采用前馈结构以及单比特量化．通过采用PM OS管实现局部反馈,有效提升了调制器性能．调制器采用SM IC 0．18μm工艺实现,通过对系统结构和运算放大器、比较器等电路子模块的分析,完成整体电路和版图设计．在SS工艺角下,仿真表明本文设计的调制器性能良好,在20kHz的带宽内可达到100．8dB的信噪比（SNR）,折合有效位16 bits精度要求．     

应用于音频芯片的高精度ΣΔ调制器设计

低阶单比特量化ΣΔ调制器简单稳定且特别适用于音频领域的模数转换器。提出了一款应用于音频芯片的二阶单比特量化ΣΔ调制器,利用Simulink对调制器进行建模并确定调制器参数与电路子模块指标。该调制器电路采用CSMC0.35μmCMOS工艺实现,工作的电源电压为5V,采用全差分开关电容技术,功耗为12mW,核心面积为390μm×190μm。在采样频率为12MHz、输入信号频率为20kHz时,调制器精度达到16bit,测试结果验证了设计技术和建模方法。     

一种低压低功耗高精度Σ-Δ调制器

设计了一种应用于智能传感器的3阶3位量化离散时间Σ-Δ调制器。采用低失真的CIFF前馈结构,降低了对运算放大器输出摆幅的要求。基于改进的Class AB结构的电流镜跨导运算放大器(OTA),提出了带电容增益复位的有源加法器,降低了加法器中OTA对压摆率的要求,减小了调制器的功耗。采用TSMC 0.18 μm 1P4M CMOS 工艺进行设计与仿真。结果表明,在1 V电源电压下,能够实现有效位数大于16位的高精度,无杂散动态范围(SFDR)达到105 dB,调制器的整体功耗为340 μW。     

四阶连续时间正交带通ΣΔ调制器的设计

介绍一个适用于低中频架构的四阶连续时间正交带通ΣΔ调制器的设计,通过采用复数积分器代替传统的谐振器,优化了调制器的噪声整形性能。调制器采用开关电容反馈DAC来减少对时钟抖动的敏感度。电路设计采用smic0.13mixed-signalCMOS工艺,仿真结果表明,在12MHz采样频率下,调制器的信号噪声失真比可达到78dB,其信号带宽为200kHz,中心频率在200kHz。     

基于ΣΔ调制的D类放大器系统设计与仿真

针对传统D类放大器脉宽调制技术引起的电磁干扰问题,将一个5阶低通ΣΔ调制器应用于一种带反馈闭环结构的D类放大器中。通过建立ΣΔ调制D类放大器的非理想模型,考察输出信号的功率谱特性。仿真分析表明,该模型能够有效抑制低频段的噪声和谐波失真,在基带内实现较高的信噪比,应用于D类功放,与传统脉宽调制方式相比,有效地改善电磁干扰性能。     

低压低功耗模拟集成电路的发展

集成电路的低压低功耗设计已成为当今微电子领域研究的热点。介绍了集成电路(IC)低功耗设计问题的产生，在讨论IC的低功耗设计技术基础上，重点论述了模拟IC的低压低功耗设计问题，介绍了国内外最新的若干模拟IC低压低功耗解决方案及其特点以及实现方法。     

低压/低功耗VLSI中器件结构的设计

随着个人数据处理和通信技术的发展,设备的小型化推动着ＶＬＳＩ向低压、低功耗的工作方式转化。但硅ＶＬＳＩＡ电路在室温（Ｔ＝３００Ｋ）下工作,会受到各种因素的限制,如静态漏电流、穿通、速度等。文章从ＭＯＳ器件的物理角度,阐述低压、低功耗ＭＯＳ集成电路中器件结构的设计,并给出了器件的模拟特性。     

一种低电压低功耗高PSRR CMOS基准电路

设计了一种工作在亚阈值区的高精度、低电压、低功耗CMOS基准电路。电路采用0.18 μm CMOS工艺实现,在1.2 V电源电压下,输出202 mV的基准电压,在-40 ℃~130 ℃范围内的温度系数为6.5×10-5/℃,消耗2.46 μA电流。电源电压从1.1 V变化到3.6 V时,输出基准电压仅变化0.336 mV。该基准电路的电源电压抑制比(PSRR)在直流处达到-93 dB,10 MHz处达到-63 dB。设计了一种多路快速启动电路,只需13 μs即可完成启动。利用高阈值电压晶体管与普通阈值电压晶体管的V_th之差作为负温度系数电压源,使输出基准电压对工艺角不敏感。     

低电压低功耗CMOS射频低噪声放大器的研究进展

由于无线移动终端重量、体积以及成本等各方面的限制，电路必须满足低电压、低功耗的要求。在CMOS射频低噪声放大器中，如何在满足性能指标要求的同时降低电源电压和功耗，已成为当前研究的热点。文章综述了几种降低CMOS低噪声放大器电源电压和功耗的方法，讨论了一些相关的设计问题。最后，展望了低电压、低功耗CMOS低噪声放大器的未来发展趋势。     

低功耗CMOS逻辑电路设计综述

分析了ＣＭＯＳ逻辑电路的功耗来源从降低电源电压、减 上负载电容和逻辑电路开关活动几率等方面论述了降国耗的途径。讨论了深亚微米器件中亚同值电流对功耗的影响以及减小亚阈值电流的措施,最后分析了高层次设计对降低功耗的关键作用,说明低功耗设计必须从设计的各个层次加在考虑,实现整体优化设计。     

低电压低功耗密勒OTA仿真设计

设计了一种电源电压低于阈值电压的低电压、低功耗、输入/输出全摆幅的密勒运算跨导放大器(OTA),采用衬底驱动差分对和直流电平偏移技术,使MOS器件工作在亚闲值区,降低了对电源电压VDD的要求,且输入/输出摆幅也能实现轨对轨.采用台积电(TSMC)0.35 μm标准n阱CMOS工艺BSIM3V3模型对此OTA进行了HSPICE仿真实验.结果表明,当VDD为600mV时开环增益A0为70.4 dB,不但此OTA输入/输出摆幅轨对轨,而且其功耗PD只有420 nW,从而实现了低压低耗的设计目标,可用于便携式产品的电子电路设计中.     

一种低压低功耗高增益放大器的设计

提出了一种基于1.5μm BCD(Bipolar-CMOS-DMOS)工艺的低压低功耗高增益运算放大器。该放大器可在低至1.8 V的电源电压下正常工作。设计中采用多级差分级级联和共模反馈结构,通过双重嵌套式米勒补偿结构进行补偿。新颖的带有静态电流控制的甲乙类输出级使得在实现轨到轨输出的同时,有效地减小了放大器的交越失真。测试结果表明,提出的设计目标均已实现,放大器在5 V的电源电压下,开环增益达到96.3 dB,在10 V/V固定增益比应用时,增益误差为±0.06%,-3 dB带宽为45 kHz,静态工作电流在60μA以下。