基于DDR IP核视频图像缓存的设计与实现

在现代图像采集显示系统中,常常需要用到大容量、高速度的存储器,DDR为当前存储器应用的主流.采用了64 bit数据位宽的DDR IP核利用DDR的双倍数据传输速度的优点并结合了双口RAM的高速缓存特点,基于Ahera公司的Cyclone Ⅲ系列FPGA开发板在两种平台下实现了数据传输和图像缓存,并使用逻辑分析仪Sign...     

SDDR存储器: 新型存储架构设计

迄今为止, SDRAM存储器的扩容完全依赖于半导体工艺水平的升级, 而提速取决于对时钟的利用方式。DDR3 SDRAM已达8倍速率, 再提速已很困难。提出一种新型串行访问的SDDR存储器结构和片内串行只写总线, 将DDR存储器封装成消息连接的构件, 将访问存储器的命令、地址和数据等信息打成消息报包, 经片内串行只写总线与构件化的DDR存储器交换信息。SDDR存储器减少了引脚, 连接简单并且抗干扰能力强、可靠性高, 易于扩容和进一步提升时钟速率, 具有明显的实用前景。     

红外相机数据高速实时存储技术

介绍了一种高速大容量固态存储器的组成机制和存储技术,以FPGA为逻辑控制单元,通过LVDS接口电路将红外相机采集到的图像数据经过乒乓结构实时无缝缓存,利用流水线写Flash技术提高了Flash写入的速度,可通过扩展Flash阵列来满足速度更高容量更大的存储要求。可用FT245控制的USB2.0接口读取Flash中的数据并上传至计算机,最后用分析软件可以清晰看到拍摄结果。结果表明,该系统稳定可靠地存储了高速传输的图像数据,具有较强的可行性和实用性。     

立锜科技提供DDR存储器总线终端电源

在时钟频率相同时,DDRSDRAM存储器读、写数据的速度是传统SDRAM存储器的两倍。然而,DDR存储器(如DDR266/133MHz,DDR 333/166MHz等)在读、写高速信号的过程中,由于总线阻抗匹配、布线等因素,会影响高频信号的完整性,从而在读、写数据时出现错误。为了防止出现这种错误,需要能够吸收或者供给很大电流、精确地跟随输出缓冲器供电电压之半(v_(DDO)/2)、稳压     

基于USB3.0的LVDS高速图像记录系统的设计

针对USB2.0在图像数据传输中的局限性,提出了基于USB3.0实现LVDS高速图像数据存储系统的设计方法。设计以FPGA为逻辑控制中心,采用乒乓机制的双片DDR2 SDRAM对高速LVDS图像进行数据缓存、同时以交叉双平面编程方式对图像数据进行存储,最后通过USB3.0接口实现了系统与PC机之间的高速数据通信。实验结果表明,系统能够对LVDS图像以30MByte/s进行高速的存储,存储速率较常规编程方式提高了一倍;系统利用USB3.0接口快速地将Flash存储器中的图像数据上传到PC机中;同时具有输入/输出接口简单、体积小、稳定可靠等优点。     

基于闪存阵列的高速存储方法

针对单片Flash存储速度过慢的情况,提出了一种利用DMA(直接存储器访问)技术和流水线Flash存储来实现高速存储的方法.该方法通过AVR单片机和CPLD控制产生DMA和Flash片选时序不经过处理器,直接往Flash里写一页数据,在第一片Flash进行数据编程而无法对其进行其他操作时,继续往下一片Flash里写一页...     

基于FPGA的高速大容量固态存储设备设计

采用大容量的固态Flash作为存储介质,用FPGA作为存储阵列的控制器,设计了高速大容量的存储板卡,实现了数据采集过程中用相对低速的Flash存储器存储高速实时数据.FPGA既可作为高速输入数据传输到Flash中的缓存,又能实现对存储器的读写、擦除等操作时序的控制.给出了读写Flash的时序,并实现了通过工控机CPCI总线对存储器的数据读取.     

基于EPG3231和闪存的声音播放器设计

提出一种在单片机系统中比较简单地使用大容量NAND Flash存储器的方法.与一般方法相比,编写应用程序的程序员不需要掌握计算机文件系统的规范,只要按照NAND Flash的读、写、擦除等时序对其进行操作,把NAND Flash当成NOR Flash或SRAM来对待,这样存储器的物理地址对程序员而言是透明的,只需要在遇到坏块(BAD BLOCK)时跳过该块就可以了.该方法降低了使用NAND Flash存储器的难度和成本,且不仅适用于EPG3231,也可以推广到一般的8位单片机系统中使用.     

基于FPGA的工业数字摄像机系统的设计

针对传统工业数字摄像机的灵活性差、实时性差等缺点,设计了一种基于FPGA的工业数字摄像机系统。将工业数字摄像机与FPGA结合起来,利用FPGA通过I2 C总线接口控制器控制图像传感器采集图像数据,然后将Bayer格式图像转化为RGB格式图像,通过调用Altera IP核DDRII SDRAM controller with ALTMEMPHY和FIFO存储器设计了DDR2SDRAM的接口,将图像数据缓存到DDR2存储器中,最后通过SPI总线接口在液晶屏上显示图像,可达到53帧/s图像的速度。系统代码共需约5 000个逻辑单元,3 704个寄存器,117个引脚。将设计代码下载到系统芯片中后,系统可以清晰显示所拍到的画面。设计结果表明,基于FPGA的工业数字摄像机设计灵活,易于移植,可实现高速图像采集和传输。     

三星电子在全球率先量产“超高速NAND”

三星电子继2009年全球率先量产利用133 Mbp传输速度启动的30纳米级32 Gb Toggle DDR 1.0 MLC NAND Flash之后,今年再次于全球率先量产400Mbps传输速度的64 Gb Toggle DDR 2.0 MLC NAND Flash新品。     

红外焦平面探测器模拟装置设计

红外焦平面探测器价格昂贵,不慎损坏将带来巨大的经济损失,使用探测器模拟装置进行调试可以降低风险,装置采用CMOS传感器＋DSP＋FPGA的体系结构。传感器产生1280×1024可见光图像发送给DSP,DSP对数据处理后写入双端口存储器,FPGA读取数据并缓存后根据收到的MC、INT信号及窗口尺寸和位置等配置情况对缓存的图像进行开窗,生成DV等信号并控制数模转换器将图像数据转换为四路模拟信号输出,FPGA控制模数转换器对接口电路电源进行检测。实验结果表明,模拟装置能够较全面模拟探测器各项功能和工作模式,可以有效降低装调风险并提高测试效率。     

基于CMOS图像模组的视频图像存储器的设计

提出了基于CMOS图像模组的视频图像存储设计,通过单片机配置CMOS模组,实现视频图像的采集,并由FPGA控制实现图像到Flash的存储,以CY7C68013作为数据通信的接口芯片。在需要查看的情况下,FPGA控制Flash并从中读出图像数据,再通过USB与PC（上位机）通信,可将图像数据上传到PC进行存储及显示。该系统硬件结构合理,具有低功耗、大容量等优势,使其在应用范围及前景上更为广泛。     

基于PowerPC对FPGA上电自动加载的设计与实现

为了满足FPGA在每次上电后可以实现自动加载的要求,采用由PowerPC、Xilinx A7系列FPGA芯片、Xilinx K7系列FPGA芯片和Flash芯片组成的系统,上位机通过串口给PowerPC发送指令,PowerPC解析指令后读取上位机中的配置加载文件,文件数据通过Local bus总线传给A7系列FPGA芯片,把数据写入Flash中存储。上电后,在A7的控制下把存储在Flash中的配置文件自动加载到K7中。此系统在处理大数据量、运行高速数据接口和协议等复杂应用的同时,通过上位机方便快捷地更新配置加载文件,实现对Xilinx K7系列FPGA芯片的上电自动加载功能。在满足设计要求的基础上不需要增加专门的硬件电路实现加载功能,节约了成本,减少了电路板面积和器件的使用。     

基于Camera接口的船用导航雷达显示设计

介绍了基于ARM的Camera接口船用导航雷达显示设计。通过FPGA将雷达回波转换成ITU—RBT601／656视频信号,将视频信号送入ARM的Camera接口,存贮在帧缓存存储器,ARM的显示控制器以DMA的方式读取帧缓存数据,与人机界面在显示控制内部混合叠加后直接送显示器显示。该设计实现了雷达的回波和人机界面的同步显示。满足了船用导航雷达系统的显示要求,并在工程上验证了该设计的有效性。     

基于FPGA的JPEG高速编码系统

介绍了一种基于FPGA的高速编码系统。该系统通过增加编码核的数量实现了并行加速处理图像,利用4个编码核,使系统能够同时并行处理4个相邻的8×8图像块,编码核之前的乒乓缓存设计保证了4个编码核保持高效率工作。系统的DDR缓存保证了编码器的输出能够及时送出,不造成数据阻塞。在系统的firmware管理下,中断程序捕获的码流,由主程序进行码流输出和帧率控制,保证了不会丢帧或浪费编码资源。实验结果表明,该系统满足了10%的压缩率和PSNR 36dB以上的压缩质量的要求。该系统在100MHz下的处理速度为210fps,分辨率为1024×768。实现了较低频率下的高速编码。     

基于GL0816传感器的高速线阵CMOS相机系统设计

为了满足印刷等高端工业检测中物体快速运动,需要大幅面、高行频、高分辨率图像采集等要求,研发了一款微米级高分辨率、高速线阵工业相机。首先,介绍了高行频、高分辨率国产CMOS图像传感器GL0816的功能与特点。然后,基于该芯片设计了一套高速大幅面高分辨率线阵工业相机系统,该系统采用FPGA作为整个系统的控制核心,以DDR3LSDRAM作为图像缓存器,以GigE vision2.0协议为输出标准,以SFP+作为高速图像输出接口。最后,搭建相机系统测试环境,对所设计的相机进行系统测试。结果表明:该相机系统行分辨率为8 192,可连续采集2 000行作为一帧图像输出,行频为50kHz,动态范围为57.32dB,信噪比为40.95dB,具有实时图像采集功能。该相机系统具有大幅面、高帧频、高分辨率、高信噪比、宽动态范围等优点,适用于印刷检测行业快速运动目标捕获成像及图像实时显示。     

大容量弹载数据记录器的设计与实现

提出了一种大容量弹载数据记录器的设计方案,该方案主要完成3路高速图像数据的接收,每个通道的数据带宽为每秒150Mbyte/s,存储容量为128GByte。设计选用Xilinx公司的FPGA作为主控制器,完成对高速数据的接收,缓存和存储。接收单元采用FPGA内部集成的高速串行收发器RocketIO GTP,单个链路的数据接收速率为3.125Gbps;缓存单元采用两片DDR2 SDRAM芯片对接收到的高速数据进行乒乓缓存;存储单元采用32片NAND FLASH构成存储阵列,对缓存后的数据进行存储。同时,该记录器能够对存储的数据进行事后读取并进行分析。     

面向异步视频的嵌入式图像处理系统设计

在此设计出一种基于DSP-kFPGA技术的面向异步视频的嵌入式图像处理系统,以一种灵活的架构避免了帧间不同步方法对双口RAM显存的需求,既能够保证图像输出质量,又有利于提升图像处理的性能指标。系统以FPGA为核心,连接DSP和4片帧存,通过帧存的循环复用将缓存和显存融合起来,省略了数据搬运的环节。当输入帧频小于输出帧频时,从系统总体的角度分析帧存的状态转换规律;当输入帧频大于输出帧频时,从单个帧存的角度分析帧存的状态转换规律,并给出了可鳊程逻辑设计的源程序。该方案已在产品中应用,通过升级能够满足更高的技术要求。