CMOS图像传感器中低FPN列读出电路的设计

针对CMOS有源像素传感器,提出一种降低固定模式噪声(FPN)的列读出电路.通过对普通列读出电路进行改进,在双采样电路基础上,增加了失调电压补偿过程.数学分析和电路模拟结果表明双采样技术可以消除像素内产生的固定模式噪声,采用失调电压补偿技术可以将运算放大器带来的列FPN从毫伏级降为微伏级.该电路已应用于640×480 CMOS图像传感器中,满足低功耗(16.5μW)和窄列宽(8 μm)的要求,并在CHRT 0.35 μm工艺下成功流片,测试结果表明电路可将固定模式噪声降低到1 mV以下,有效改善电路性能.     

光电二极管有源像素 CMOS图像传感器固定模式噪声分析

在研究有源像素工作机理和制作工艺的基础上,分析了固定模式噪声的产生机制以及对输出信号的影响,建立了噪声产生模型,得出了噪声影响的定量计算的公式.提出了通过优化电路和版图设计抑制电路固定模式噪声的方法.对于无法通过电路设计消除的噪声,提出了双采样电路抑制方法.研究结果对于设计低噪色有源像素具有指导意义.     

基于列共用多采样技术的ＣＭＯＳ图像传感器读出电路设计

针对CMOS图像传感器中相关多采样(correlated multiple sampling, CMS)技术在抑制噪声的同时使读出速度受影响的问题,设计了低噪声读出电路。读出电路采用列共用多采样技术,能够在不影响读出速度的情况下,抑制时域噪声和列固定模式噪声(Fixed Pattern Noise, FPN),改善CMOS图像传感器的成像质量。列共用多采样技术采用开关控制读出电路和像素的连接关系,以多列共用的读出电路对像素依次进行时序错开时间缩短的多次采样,完成所有像素量化的总时间保持不变。基于列共用多采样技术读出电路的降噪效果在110nm的CMOS工艺下进行了仿真和验证。随着采样数M从1到4变化,读出时间没有增长,瞬态噪声仿真得到整个读出链路的输入参考噪声从123.8μV降低到60.6μV;加入列FPN进行仿真,输入参考失调电压由138μV降低到69μV。     

一种CMOS图像传感器列FPN抑制技术

介绍CMOS图像传感器列并行读出电路中,采用CDS电路以抑制像素FPN、复位噪声等,但导致列FPN的工作原理.为了消除列FPN,提出了一种仪器放大器配置的精确平衡差分输出的读出电路结构,再结合CDS技术,可有效地抑制像素和列FPN,改善图像质量.     

一种使用帧间差值的图像传感器片上视频压缩算法

为了减少图像传感器视频数据的输出,提出了一种通过编码相邻两帧之间差值的无损视频压缩算法.算法首先将基于差分脉冲编码调制原理的差分操作在模拟域实现,减小了电路的复杂度.然后两帧之间的差值被基于块的无损压缩方案编码.实验结果证明,压缩后的图像数据可以被无损失的还原.通过对7个具有代表性的8位深度1280×720@60 fps的样本视频进行测试,在块大小为4×4和模式切换阈值为63时实现了最佳的压缩效果.在几乎没有光的条件下压缩率高达78.5％.在复杂运动场景下该算法压缩率为43.5％.提出的压缩算法更适用于长时间处于静止场景的视频录制.     

CMOS有源像素传感器列级低功耗自清零ADC的设计

设计了一个可以集成在CMOS有源像素传感器列信号处理电路中的5位逐次逼近型模数转换器.在系统的内部实现了相关双次采样电路,有效地抑制了固定噪声.前端采样器与ADC并行工作,避免了并行延时,显著地提高了信号转换速度,采样率达到了4 MS/s.连续采集数据时可以根据输入信号的大小自动决定工作与否,大大地降低了系统功耗.工作时模拟部分的功耗小于300 μW.采用0.35μm CMOS工艺设计,系统的整体大小仅为25μm×1 mm.     

Topaz CMOS图像传感器Teledyne e2v

Topaz是Teledyne e2v产品系列的最新成员,设有150万像素和200万像素两种分辨率,采用了先进的低噪声、仅2.5 μm×2.5 μm全局快门像素技术.它们提供的光电转换性能是几年前两倍于其尺寸的像素所难以达到的,并通过1.2 GHz的2通道MIPI CSI-2与CPU、ISP、DSP芯片组无缝连接,对于150万像素版本,在8 bits下可达130 帧.     

发明与专利

本发明揭示一种图像传感器,其具有一像素阵列内的多个像素,像素阵列耦合到～控制电路且耦合到一个或一个以上减法电路。控制电路可使一耦合到一像素的输出晶体管提供一第一参考输出信号、一共同复位输出信号及一第一感测节点复位输出信号,减法电路在第一参考输出信号、共同复位输出信号及第一感测节点复位输出信号之间可形成一经加权差以产生一噪声信号。控制电路可使输出晶体管提供一第二感测节点复位输出信号、一光响应输出信号及第二参考输出信号,减法电路在第二感测节点复位输出信号、光响应输出信号及第二参考输出信号之间可形成一经加权差以产生一经正规化的光响应信号。该光响应输出信号对应于由传感器俘获的图像。可从经正规化的光响应信号减去噪声信号以产生一经去噪声的信号。     

基于霍尔电流传感器的读出电路设计

基于旋转电流技术和斩波技术,研究并设计一种应用于霍尔电流传感器的低噪声、高精度读出电路。在传统单通道带斩波仪表放大器的基础上增加了一条高频通路,并在传统低通滤波结构上进行改进,引入一种纹波消除环路,实现对失调电压及1/f噪声的消除。采用0. 18μm互补金属氧化物半导体(CMOS)工艺,对所设计的电路进行仿真验证。通过Spectre仿真,整体电路-3 dB带宽高达675 k Hz,纹波抑制比为65. 6 dB,输入等效参考噪声功率谱密度(PSD)为21n V/Hz~(1/2),共模抑制比(CMRR)为120 dB,满足高精度霍尔电流传感器读出电路的要求。     

一种低噪声的生物微传感器CMOS读出电路研究

为提高生物微传感器的探测灵敏度,设计了一种低噪声的生物微传感器CMOS读出电路,提出了一种新型的相关双采样(CDS)电路.对读出电路的噪声进行抑制.在0.6μm CMOS工艺下,用Spectre仿真器对该电路进行了模拟,仿真结果表明,采用相关双采样的CMOS读出电路使传感器的输入输出转换具有良好的线性关系.     

电容式加速度计中的新型放大器设计

采用0.5μm CMOS集成电路工艺,设计出一种应用于电容式加速度计中的新型低失调、低功耗放大器.分析了放大器对加速度计系统性能的影响,给出原有放大器的不足之处.新型放大器由三级组成,第一级与第二级是标准的差分输入单端输出放大器,第三级为class-A输出级.采用共源共栅的两级高增益差分级提高了CMRR及静态失调,再通过版图技术减小动态失调,使得整体失调下降.恰当的选择差分输入管的沟道长度会得到输入参考噪声最小值.测试结果表明,放大器输入失调电压温漂为0.78μV/℃,等效输入噪声20.05nV/,加速度计噪声仅为8μg/,其全温区零点变化量0.5mv/℃.     

用于数字图像传感器的脉冲宽度调制读出方法研究

为提高数字像素图像传感器的动态范围,提出了一种具有自适应参考电压的脉冲宽度调制读出方法。该方法将像素阵列分成包含相同数目像素的像素块,通过参考电压产生模块使每个像素块的参考电压和像素块内光照强度相关,理论上这种结构能够将数字像素图像传感器的动态范围从48 dB提升至96 dB,实际仿真结果为88.16 dB。分析了像素分块内主要的噪声来源和参考电压产生模块的采样电容引入的偏差。采用65 nm CMOS工艺实现了4×4的像素块电路,在高光强和弱光强条件下分别将电路输出同理论计算值相比较,并分析了产生误差的原因。     

微阵列生物传感器CMOS读出电路降噪技术研究

为了提高微阵列生物传感器的灵敏度,对其CMOS读出电路存在的1/f噪声、KTC噪声以及微阵列固定偏差噪声进行了详细的分析,提出了一种新型的相关双采样电路,以对噪声进行有效的抑制.仿真结果表明:采用相关双采样的CMOS读出电路使传感器的输入输出转换具有良好的线性关系.     

仪表放大器的设计与制作

本仪表放大器是由三个OA27P集成运算放大器组成,OA27P的特点是低噪声、高速、低输入失调电压和卓越的共模抑制比。仪表放大器电路连接成比例运算电路形式,其中前两个运放组成第一级,二者都接成同相输入形式,因此具有很高的输入电阻。由于电路的结构对称,它们的漂移和失调都有互相抵消的作用。后一个运放组成差分放大器,将差分输入转换为单端输出。经计算,本设计中仪表放大器的电压放大倍数Au=R5/R3(1 2R1/R2)=100,结果将在仿真中验证。仪表放大器的结构特点:使仪表放大器成为一种高输入电阻,高共模抑制比,具有较低的失调电压,失调     

一种新的片上抑制CMOS图像传感器暂态噪声方法术

暂态噪声是CMOS图像传感器暗光下噪声的重要组成部分,不但影响图像质量,而且限制图像动态范围的提高。提出了一种新的自适应片上抑制CMOS图像传感器暂态噪声的方法。将多帧采样图像进行空间转换,使用自适应增益将多帧采样图像中相应像素进行加权平均,进行空间逆变换,得到去噪后的像素值。对20组图片进行实验,结果表明算法能够克服...     

一种斩波失调稳定仪表放大器的研究与设计

采用斩波失调稳定技术设计了一种包括辅助运放和主放大器的仪表放大器.辅助运放采用内置解调器结构,形成低噪声和低失调电压来调节主运放的噪声和失调,使输出极点成为主极点,无需低通滤波器.仪表放大器的带宽由主运放决定.本电路采用TSMC 0.35μm 5 V混合信号工艺设计,利用Cadence公司Spectre进行仿真.结果表明,电路开环增益达87.3 dB,增益带宽积12MHz,共模抑制比可达117 dB.     

基于压缩感知的低功耗高效率CMOS图像传感器设计

提出一种基于压缩感知的低功耗高效率CMOS图像传感器(CIS)设计.在这种压缩感知CIS中,帧存储、帧差求解和帧压缩等过程分别集成于像素级、列级和芯片级电路中,实现了图像传感过程和图像压缩过程的融合.这种融合提高了CIS在功耗、传输带宽和输出数据等方面的效率.所提出的CIS设计已采用Global Foundries 0...     

一种新型集成荧光传感器设计与实现

基于标准CMOS工艺设计了一种新型的集成荧光传感器,该传感器采用P+/Nwell/Psub双结深光电二极管结构和高灵敏度的电容跨阻抗放大器(CTIA)有源像素电路结构。传感器采用0.5μm CMOS工艺实现,测试结果表明:双结深光电二极管在波长532 nm时具有峰值灵敏度为2×10-8A·m2/W,CTIA有源像素结构在光照6lx、积分时间为310μs时的灵敏度可以达到2243 V/lx·s。该设计表明:采用双结深光电二极管单元的CTIA有源像素电路对微弱的光具有更高的光电转换灵敏度。     

用于细胞外电信号测量的CMOS集成生物 传感芯片的研究

新型的细胞外电信号传感芯片是采用0.6 μm标准CMOS工艺设计制造,片上集成了6×6单元有源传感阵列、模拟多路选择器、输出缓冲器、参考源和数字控制电路.有源传感单元面积为60μm×60μm,包含15μm×15μm的传感电极和预处理电路,能够线性放大幅值范围100μV～25 mV的微小信号,电压增益为40dB.并采用相关二次采样工作模式降低固定模式噪声,提高传感器的精度.在标准CMOS工艺基础上,应用无电浸镀金改进传感电极的生物兼容性,并采用特殊封装技术提高芯片在溶液环境中的稳定性.溶液中模拟生物信号测量验证了该芯片的功能.     

一种高灵敏度的开关型CMOS霍尔磁场传感器

介绍了一种基于CSMC 0.5μm CMOS工艺设计的高灵敏度集成开关型霍尔传感器.该传感器包括一个十字型霍尔器件和一个采用动态失调相消技术的信号调理电路.通过优化霍尔器件的结构和采用一种新型的信号调理电路,使霍尔传感器得到很高的灵敏度.TCAD器件仿真和Cadence电路仿真表明:在3V的工作电压下,该传感器能检测最小2mT的磁场,输出标准的数字信号,并能消除霍尔器件内部高达6mV以上的失调电压.