基于FPGA的PCI-64接口设计

该文介绍一种简捷高效的PCI接口设计方法:使用PCI兆核(MegaCore)逻辑。PCI兆核逻辑与用户接口逻辑绑定在FPGA里,便于仿真和调试,大大缩短了电子工程师的开发周期,减少了成本。在这里我们主要介绍ALTERA的PCI兆核逻辑,特别是pci_mt64兆核逻辑的设计原理、时序分析与设计时需要注意的事项,最后应用于我们的系统--1Gbps64位PCI以太网卡接收器中。     

基于FPGA的PCI总线接口设计

本文介绍一种基于FPGA的PCI总线接口设计方法。该方法将PCI总线接口和PCI用户逻辑集成于一片FPGA中，并对整个逻辑进行仿真，使PCI总线接口与PCI用户逻辑结合得相当紧密，提高了系统的集成度和可移植性。文章结合ALTERA公司提供的64位TARGET接口宏核pci—t64的工作原理和结构，给出了一总线接口设计实例。     

基于PCI_mt64 IP核的PCI接口设计及在网闸高速数据通讯中的应用

介绍一种使用MEGACORE IP核逻辑进行的高效的PCI接口设计方法.该方法可将PCI接口和PCI用户逻辑集成在一片FPGA里,可以对整个逻辑进行仿真调试.重点叙述了ALTERA公司提供的64位MASTER、TARGET接口IP核PCI_mt64的原理和结构,以及基于此IP核在网络隔离系统内外网之间实现高速数据通讯应用.     

基于FPGA的PCI接口设计

介绍一种使用PCI宏核逻辑进行的更加简单高效的PCI接口设计方法。该方法将PCI接口和PCI用户逻辑集成在一片FPGA里,可以对整个逻辑进行仿真调试,大大缩短了开发周期、提高了系统集成度和性能。重点叙述了ALTERA公司提供的32位TARGET接口宏核pci＿t32的原理和结构,分析了时序设计要点,给出了典型应用的逻辑设计框图和注意事项。     

基于FPGA的PCI接口设计

介绍一种使用PCI硬核逻辑进行简单高效的PCI接口设计方法。该方法是在已固化PCI硬核逻辑的FPGA中，设计PCI用户逻辑。重点叙述了QL5030中PCI硬核逻辑的原理和结构，分析了时序设计要点。给出了设计实例和注意事项。     

基于FPGA的PCI总线接口设计

论文介绍一种使用PCI宏核逻辑进行高效PCI接口设计的方法。该方法将PCI接口逻辑和PCI用户逻辑集成在一片FPGA里,可以对整个逻辑进行仿真调试,大大缩短了开发周期,提高了系统集成度和性能。文章重点介绍了PCI接口逻辑的结构原理,分析了时序设计的要点,并给出了一种典型应用的软硬件设计方案和仿真结果。     

PCI总线目标控制器的设计与实现

比较了目前两种主流PCI目标接口的实现方式——使用CPLD／FPGA或者专用电路，分析了PCI目标控制器的接口和实现的功能，介绍了控制器的内部结构和控制逻辑以及如何对PCI主设备发起的操作做出响应。介绍了整个设计的仿真和验证，验证结果表明设计符合PCI局部总线规范。     

用CPLD实现PCI总线目标接口

对PCI总线接口设计进行了综述，对目前实现PCI接口的两种方式（采用可编程逻辑器件和专用芯片）进行了性能及设计复杂程度的比较，提出了一种利用高速CPLD实现PCI总线目标接口的设计方案。     

基于FPGA的PCI接口在高速绘图机上的应用

介绍了一种带FPGA的PCI接口的应用及设计方法。叙述了Quick PCI系列中的32位Target接口芯片QLS030的原理及结构，分析了目标写时序，提出了基于QLS030的高速绘图机上PCI接口卡的设计方案。本设计将PCI接口和PCI用户逻辑集成在一片芯片里，可以对整个逻辑进行仿真测试，缩短了开发周期，提高了系统的集成度和性能。     

TMS320C6211与PCI控制芯片的接口设计

针对数字图像处理要求运算量大,实时性强的特点,设计基于PCI总线的DSP(数字信号处理器)图像处理卡可以快速实现各种图像算法,而PCI接口控制芯片与DSP之间的通信是该方法的焦点,在介绍PCI接口控制芯片AMCCS5933和TMS320C6211的主机通信接口(HPI）基础上,分析了二者之间的接口逻辑,并利用CPLD实现。实验结果表明,成功地解决了TMS320C6211与AMCCS5933之间的通信接口,满足了图像传输速度的要求。     

符合OpenGL标准的国产化显卡研究与实现

我国现有显卡设计基本依赖国外产品,没有统一的软硬件接口,导致显示性能不高、显示软件升级和移植困难。OpenGL（ Open Graphics Library）以其强大的功能、性能及良好的兼容性成为业界广为使用的图形API接口。文中基于对OpenGL标准的深入分析,介绍了一款基于OpenGL 1.3标准的显卡设计与实现方案。该显卡与主机采用PCI总线互联,核心图形处理功能基于FPGA,采用专用硬件处理逻辑与软件结合的方式实现,可完成二维/三维硬件加速功能。经过测试和验证,该显卡可替代以ATI M9-CSP64芯片为核心的显卡。     

IEEE 1394b VersaPHY的IP核设计与实现

文章提出了VersaPHY的IP核的实现方案;根据VersaPHY协议,分析了VersaPHY的标签、数据包和寄存器,完成了VersaPHY的IP核设计;在Altera QuartusⅡ开发平台上,结合Verilog HDL语言和其自带的IP CORE实现了VP-Label寻址的数据包(读请求包、读响应包、写请求包、写响应包)的接收和发送;最后借助于QuartusⅡ集成开发环境提供的SignalTapⅡ逻辑分析仪进行验证,结果表明,该系统可以实现不同速度(100Mb/s、200Mb/s、400Mb/s、800Mb/s)的VersaPHY的数据包的传输,工作稳定可靠,满足实际应用需求。     

基于FPGA的PCI从接口设计

介绍一种使用PCIMegaCore在FPGA上实现PCI从接口的方法,该方法可以将PCI接口逻辑和用P逻辑集成在一片FPGA上,实现紧凑的系统设计。重点介绍Altera公司提供的PCI_t32 MegaCore的内部结构和外围信号,分析了PCI总线交易时序,给出使用有限状态机设计本地控制逻辑的方法,并进行了时序仿真,最后使用PCI接口调试软件PCItree对所设计的PCI板卡进行了性能验证。时序仿真和实验的结果表明所设计的PCI从接口符合PCI总线3．0规范。     

PCI总线故障注入器的研究与设计

为了评测计算机系统及其外设的可靠性,研究了PCI总线的拓扑结构和电气规范,分析了传统硬件嵌入式故障注入方法在PCI总线上的局限性,提出了一种新的基于PCI-to-PCI桥接IP(intellectual property,知识产权)核和FPGA技术的嵌入式故障注入方案,解决了PCI总线故障注入中的时延难题,可以向总线上的主设备和从设备注入多种类型的故障.设计了故障注入器的硬件结构和FPGA逻辑,分析了开发PCI故障注入器时需要注意的问题.针对一个典型的PCI外设进行了故障注入实验,结果表明,该方案是可行的,其功能满足设计要求.     

基于PCI总线的高速数据采集卡系统设计与实现

本文介绍一种基于PCI总线的高速数据采集卡系统的设计方法,讨论了设计高速数据采集系统的关键技术,给出了系统整体设计方案和PCI接口通信方式,完成了采集卡设备驱动程序及其应用程序的实现。     

CORE: Common Region Extension Based Multiple Protein Structure Alignment for Producing Multiple Solution

Over the past several decades, biologists have conducted numerous studies examining both general and specific functions of proteins. Generally, if similarities in either the structure or sequence of amino acids exist for two proteins, then a common biological function is expected. Protein function is determined primarily based on the structure rather than the sequence of amino acids. The algorithm for protein structure alignment is an essential tool for the research. The quality of the algorithm depends on the quality of the similarity measure that is used, and the similarity measure is an objective function used to determine the best alignment. However, none of existing similarity measures became golden standard because of their individual strength and weakness. They require excessive filtering to find a single alignment. In this paper, we introduce a new strategy that finds not a single alignment, but multiple alignments with di?erent lengths. This method has obvious benefits of high quality alignment. However, this novel method leads to a new problem that the running time for this method is considerably longer than that for methods that find only a single alignment. To address this problem, we propose algorithms that can locate a common region (CORE) of multiple alignment candidates, and can then extend the CORE into multiple alignments. Because the CORE can be defined from a final alignment, we introduce CORE* that is similar to CORE and propose an algorithm to identify the CORE*. By adopting CORE* and dynamic programming, our proposed method produces multiple alignments of various lengths with higher accuracy than previous methods. In the experiments, the alignments identified by our algorithm are longer than those obtained by TM-align by 17% and 15.48%, on average, when the comparison is conducted at the level of super-family and fold, respectively.     

一种全新结构的微控制器--Triscend E5

介绍了一种贯例处理器核、可重构逻辑阵列和ＡＳＩＣ电路的微控制器芯片Ｅ５，对它的特点、体系结构和设计流程做了详细的说明，并且分析了其设计思路。