SiP器件回流焊时湿热应力的分析

应用有限元方法分析了QFN形式的SiP封装器件在回流焊中的热应力与湿热合成应力。结果表明,在回流焊过程中,由于其结构特点与湿气的扩散不均引起湿热应力变化梯度加大,在其材料交界处应力集中现象明显。最大湿热应力是单纯考虑热应力的情况1.66倍左右。通过比较得知湿热环境对这种SiP器件的影响比一般的封装器件要大,更可能导致器件失效。     

半导体器件材料应力性质的研究

1　引言应力是表征微电子薄膜质量的关键指标 ,对器件的可靠性、性能和工艺成品率有着极其重要的影响。随着器件集成度的提高和新工艺的应用 ,薄膜应力对器件的影响越来越大。近几年来 ,材料应力的作用已成为国际上器件可靠性物理研究的重要领域 ,国内也已有应力引起器件失效的报道。迫切需要开展大圆片上介质薄膜应力及其分布规律的研究。国际上对器件材料应力及其与器件性能关系的研究非常重视 ,各大半导体生产厂家和仪器厂家都投入了较大的人力、物力进行研究 ,在器件材料应力的产生原理、测量方法、测量仪器、材料应力的规律性研究等方…     

立方相SiC MEMS器件研究进展

主要介绍了近年来国内外出现的有市场推广潜力的立方相碳化硅(3C-SiC)MEMS器件,详细描述了其中一些典型器件的基本结构、加工工艺及初步测试结果,并指出了要想提高器件的可靠性,需要获得低残余应力、低应力梯度的薄膜材料,应当采用合适的刻蚀方法,还需保证金属与碳化硅欧姆接触的稳定性,同时高温引线键合与封装工艺亦不能忽视。随着材料生长和加工成本的不断降低,3C-SiC基MEMS器件将会逐步走向商品化。     

柔性有机电致发光器件的寿命

综述了柔性有机电致发光器件(FOLED)的研究现状和发展趋势;针对提高其寿命问题的研究,选择和比较了聚合物、金属箔片、超薄玻璃3种柔性衬底材料的优缺点及发展概况;结合本课题组的实验分析,说明设计并选择合理的器件结构、发光材料和阴极材料对延长器件的使用寿命非常有效;提高FOLED寿命的另一重要步骤是减少水蒸汽和氧气向器件内部的渗透,最后也简介了以聚合物和超薄玻璃为衬底材料的器件封装方法。     

用于电子皮肤的界面应力传感器的研究

 截肢表面和假肢接口之间的应力分布以及人体足底应力分布对医学研究有着极为重要的意义.为了测量截肢和足底界面应力,本文提出了用平板电容和PDMS超弹塑性材料制作用于电子皮肤的界面应力传感器的方法.对该传感器的测量范围、器件大小、材料选择、机械部分设计、电极耦合和器件制作等问题提出了解决方法.最后,制作出了能够测量0～220kPa正压力和0～70kPa剪切力的用于电子皮肤的界面应力传感器.从实验得到传感器在不同正压力和剪切力下输出电容的实验数据,利用实验数据给出了传感器对正压力和剪切力的响应函数和响应曲线.     

偏光检测技术在玻璃封接应力控制中的应用

电真空器件生产制作工艺中常采用玻璃材料结构连接仪器设备,玻璃封接结构生产时使用灯工艺烧制工艺,在实际生产试验过程中会发生玻璃结构脆断的情况。本文分析了玻璃脆断的主要因素为玻璃烧制局部应力过大,并提出了使用偏光检测的方法,对玻璃烧制后的应力分布进行直观检测和筛选,避免应力过大的产品进入后道工序,保障了玻璃结构的可靠性,提高了电真空器件生产制造合格率。     

集成湿热及蒸汽压力对PBGA器件可靠性的影响

塑封器件在高温焊接之前的存储过程中，会吸收环境中的潮湿水分，这些潮湿水分在随后的焊接高温下会汽化因而产生蒸汽压力。本文将首先对PBGA器件内部潮湿水分高温下产生的蒸汽压力模型进行讨论，并结合湿／热一机械应力得到集成应力，最后分析蒸汽压力、集成应力对PBGA封装可靠性的影响。分析结果表明：在蒸汽压力、集成应力计算中，芯片、DA材料和EMC材料三相交界处发生了应力集中，如果在此界面存在初始裂纹，那么在这些局部集中的力的作用下，极易使裂纹扩展导致层间开裂。     

高效叠层OLED白光器件进展

叠层有机发光二极管（Organic Light-Emitting Diode,OLED）白光器件具备低功耗、高亮度、高色域等性能优势。然而，由于效率、寿命及驱动电压等性能仍有较大改进空间，叠层结构的材料及电学结构仍需进一步优化。本文重点介绍叠层OLED白光器件的最新研究进展，总结了三类电荷产生层（Charge Generation Layer,CGL）在工程化应用中存在的问题以及其非破坏性检测方法；综述高效叠层OLED白光器件的“全磷光体系”、“并行通道激子收集”及“混合磷光热活性型延迟荧光（Thermally ActivatedDelayedFluorescence,TADF）体系”最新研究成果，对器件寿命问题进行总结，探讨分析“分级掺杂”、“四色混合TADF体系”等从结构方面提出优化方案，并针对不同发光材料体系中的CGL材料及结构综述叠层OLED白光器件实现较低工作电压的技术方法，最后对叠层OLED白光器件的材料和结构提出改进建议。     

可靠性问题讲座——第七讲 设计与工艺中的可靠性考虑(上)

半导体器件可靠性的提高取决于以下因素:合理的设计方案、先进的工艺措施、严格的质量控制、适当的筛选程序、及时的失效分析及反馈等。这一讲我们讨论通过设计及工艺措施改进器件的可靠性,包括失效分析中提出的纠正措施在设计与工艺中的实施。重点涉及双极集成电路;因平面晶体管及MOS电路与其基本工艺是相同的。一、设计中的可靠性考虑 1.结构设计(包括引线的材料及方案选择、芯片到管壳的组装方法、管壳种类等) 当有缺陷的芯片已被剔除后,结构特性对器件在电应力和环境应力下的性能起着决定作用。结构设计需要考虑电学、热学及机械性能是否满足高可靠性的要求,对于小功率管和一般集成电路,功率在毫瓦范围,结温由适当的管壳散热来控制,在设计中只需要计算电参数要求,结构根据可靠性的要求适当选择即可。对于大功率器件,功率在数     

芯片叠层封装的失效分析和热应力模拟

通过高温高湿加速实验对双芯片叠层封装器件的失效进行了研究,观察到存在塑封料与上层芯片、BT基板与塑封料或贴片胶的界面分层和下层芯片裂纹等失效模式．结合有限元分析对器件内热应力分布进行了计算模拟,分析了芯片裂纹的失效机理,并从材料性能和器件结构角度讨论了改善叠层封装器件可靠性的方法．     

一种用于MEMS超低值封装残余应力的测量方法

微机电系统(MEMS)封装残余应力是在封装工艺过程中芯片上产生的残余应力,它对于MEMS器件的热稳定性和长期贮存稳定性有着十分重大的影响,故而对MEMS封装残余应力的高精确度测量有利于封装应力的研究。由于封装残余应力十分微小,因此无法利用目前的测量手段直接测量封装应力,本文针对这个问题提出了一种基于应力放大结构和拉曼光谱法的封装应力测量方法,可以测量出MEMS器件中封装应力的平均水平。基于理论分析建立了原始封装模型与应力放大结构之间的放大关系,并提出应力放大结构的设计原则。接着采用3D有限元(FEM)仿真对一款高精确度MEMS微加速度计的封装应力测量进行了分析,其结果与理论分析具有很高吻合度。最后,针对该微加速度计的封装应力测量,成功制作了应力放大结构的芯片样片,并进行封装,随后拉曼光谱法被用于测量样片中的最大应力,进而计算出待测微加速度计中平均封装应力大小。实验结果与仿真分析具有很好的吻合度,证明本文所提出的测量方法具有相当的可靠性。     

An on-wafer test structure to measure the effect of thermally-induced stress on silicon devices

We have developed a new on-wafer test structure to monitor the effect of stress on the electrical properties of semiconductor devices. We have fabricated this structure on two wafers with different oxygen concentrations. We show that we can directly relate the effect of thermally-induced stress to the oxygen concentration in the wafer by means of simple electrical parameters measurement. This simple measurement technique appears to be very sensitive to small variations of stress fields in silicon devices.     

射频电导轮廓的概念及应用

提出了粗糙表面射频电导轮廓的概念及物理意义,介绍了与射频电导轮廓相关的技术指标和测量、计算方法,对射频电导轮廓在分析计算粗糙表面射频等效电导率、优化射频微波器件加工工艺流程等方面的应用情况进行了简介。实验表明,研究成果与实测数据相吻合。     

纳米结构器件材料结构参数的新测试方法

使用ＭｏｎｔｅＣａｒｌｏ模拟方法和器件振荡特性测试研究了异质谷间转移电子器件的直流隧穿特性和射频振荡性能与器件结构参数之间的关系．理论计算结果与实验数据间吻合得很好．在此基础上提出了通过电性能测试来分析器件结构参数的新方法．使用逐层化学腐蚀Ｃ－Ｖ测试测定了有源层的掺杂分布．通过低场电阻测量确定了量子阱的宽度．最后从器件振荡特性与ＭｏｎｔｅＣａｒｌｏ模拟曲线的对照中得出了掺杂接口的浓度．由此建立了器件结构参数的一套完整的测试分析方法．使用这套测试监控方法,已成功地研制出ＭＢＥ和ＭＯＣＶＤ工艺的高效、大功率振     

Surface Morphology and Photoluminescence of 1.3μm Wavelength In（Ga） As／GaAs Quantum Dots

Self-organized In0.5 Ga0.5As/GaAs quantum island structure emitting at 1.35 μm at room temperature has been successfully fabricated by molecular beam epitaxy(MBE) via cycled(InAs)1/(GaAs)1 monolayer deposition method.Photoluminescence(PL) measurement shows that very narrow PL linewidth of 19.2 meV at 300 K has been reached for the first time,indicating effective suppression of inhomogeneous broadening of optical emission from the In0.5Ga0.5As islands structure.Our results provide important information for optimizing the epitaxial structures of 1.3μm wavelength quantum dot （QD） devices.     

3毫米波段HEMT

描述了３毫米波段ＨＥＭＴ的发展及现状，介绍了低噪声和功率器件的关键技术，即最佳结构的ＭＢＥ材料、０．１μｍ栅长制造和测量技术。     

液晶显示器模组黑态均匀性改善研究

随着显示行业发展,市场对液晶显示品质提出了更高的要求,特别是车载等领域,背光亮度几乎在10 000cd/m2以上,此时显示装置的细微缺陷可能被凸显进而影响画面显示品质。黑态均匀性是液晶显示模组显示画质的重要指标,为提升液晶显示模组黑态均匀性,改善显示画质,特对可能造成黑态漏光的相应结构及设计进行研究。从液晶面板受外力方向,针对机构干涉及柔性电路板(FPC)应力两方面的影响因素设计实验,确定出利于提升黑态均匀性的设计方法或管控标准。实验结果表明,通过对背光及铁框平整度的管控及缓冲胶带优化可减少机构干涉应力,通过对FPC结构及外形设计优化可减少FPC弯折应力,通过玻璃厚度减薄及增大下偏光片尺寸可提升液晶面板抗变形能力,从而将模组黑态均匀性提升到80%以上。     

Stress analyses of high spatial resolution on TSV and BEoL structures

Knowledge and control of local stress development in Back-End-of-Line (BEoL) stacks and nearby Through Silicon Vias (TSVs) in advanced 3D integrated devices is a key to their thermo-mechanical reliability. The paper presents a combined simulation/measurement approach to evaluate stresses generated in the result of the TSV and BEoL stack manufacturing and 3D bonding processes. Stress measurement methods of high spatial resolution capability (microRaman and Focused Ion Beam (FIB) based stress release techniques) are used to obtain stress data from real components as manufactured. Finite Element Analysis (FEA) allows a more accurate interpretation of measurements results as well as a subsequent comprehensive analysis of failure behaviour. The paper gives an introduction to the applied local stress measurement on advanced multi-layer systems and 3D integration components referring to the state-of-art capabilities and limitations. The need of experimental stress data generation is illustrated on FEA examples. Illustration is given for FEA applications on 3D IC integration components currently lacking appropriate residual stress input for an assumed initial state.     

Assessment of sense measurement duration on BTI degradation in MG/HK CMOS technologies using a novel stacked transistor test structure

The impact of sense measurement duration on BTI degradation in MG/HK devices is assessed by adapting a novel stacked transistor test structure in combination with a multiple drain current sensing scheme in the μs and ms time range. For NBTI, a fast de-trapping component causes dispersion in the DC time evolution for the different sense measurement duration but only at short stress times. However, at long stress times, relevant for lifetime projections, the impact diminishes. For PBTI and AC stress, the sense measurement duration is not a contributing factor. For technology qualifications where prolonged stresses are exercised, sense duration in the μs and ms time range yield equivalent model parameters.     

银纳米线表面等离子体波导的传输损耗特性研究

通过远场聚焦光斑激发银纳米线表面等离子体激元(SPP: Surface Plasmon Polariton),并搭建银纳米线路由传输结构改变SPP的传输距离,研究了SPP的传输损耗特性。实验上测量了置于玻璃衬底表面的银纳米线在不同激发波长时SPP的传输损耗系数,发现SPP的传输损耗具有波长依赖性：632.8nm激光激发时,传输损耗系数为0.115 ,780nm激光激发时,传输损耗系数为0.0923 ,即传输损耗系数在长波激发时小,而在短波激发时大。测量结果对基于银纳米线波导的集成微纳光学系统设计有很好的指导作用。