星用微电子器件辐射效应及加固途径分析

在介绍卫星天然辐射环境和人工核爆辐射环境的基础上，着重分析应用于卫星电子系统中的微电子器件的辐射效应，包括电离辐射效应、瞬态辐射效应和中子辐射效应，并归纳出各种器件抗辐射加固的主要途径和具体方法。涉及的器件包括：ＣＭＯＳ／体硅电路，ＣＭＯＳ／ＳＯＳ电路，ＧａＡｓＭＥＳＦＥＴ及其电路，电荷耦合器件等。     

星用微电子器件辐射效应及加固途径分析

在介绍卫星天然辐射环境和人工核爆辐射环境的基础上，着重分析应用于卫星电子系统中的微电子器件的辐射效应，包括电离辐射效应，瞬态辐射效应和中子辐射效应，并归纳出各种器件抗辐射加固的主要途径和具体方法，涉及的器件包括：ＣＭＯＳ／体硅电路，ＣＭＯＳ／ＳＯＳ电路，ＧａＡｓＭＥＳＦＥＴ及其电路，电荷耦合器件等。     

高水平抗辐射CMOS/SOS集成电路

本工作采用先进的全离子注入低温工艺,研制成八个高水平4000系列小规模CMOS/SOS集成电路品种,它们是SC_(4001)、SC_(4002)、SC_(4011)、SC_(4012)、SC_(4013)、SC_(4030)、SC_(4066)及SC_(4069)。这些电路除了电学参数满足相应体硅CMOS电路以外,还具有优良的抗辐照特性,其抗γ总剂量达1×10~7rad(Si),抗γ瞬态剂量率达5×10~(10)rad(Si)/s以上。 本文简要介绍CMOS/SOS器件抗γ总剂量辐照及抗γ瞬态辐照的基本考虑以及辐照实验的结果。     

体硅CMOS集成电路抗辐射加固设计技术

首先介绍了空间辐射环境,并对各种辐射效应及其损伤机理进行分析。然后对体硅CMOS集成电路的电路结构、抗辐射加固技术和版图设计抗辐射加固技术进行探索。测试结果表明,采用版图加固抗辐射技术可以使体硅CMOS集成电路的抗辐射性能得到明显提升。     

不同剂量率LC54HC04RH电路的电离辐射效应

对 L C54HC0 4 RH电路在不同辐射剂量率进行了电离辐射实验。分析了该电路的阈值电压随辐射剂量率的变化关系。实验结果表明 :在辐射剂量率处于 3× 10 -4 Gy(Si) / s到 1.98×10 -1Gy(Si) / s范围内 ,辐射感生界面陷阱电荷随辐射剂量率的减少而增加。辐射感生界面陷阱电荷是导致该电路在空间辐射环境下失效的主要原因。     

IGBT的总剂量辐射效应及加固

本文研究一种“反程序”辐射加固工艺，将所有的高温处理过程放在栅氧化之前，并使栅氧化后续工艺低温化，在此基础上，采用“反程序”辐射加固工艺研制出的IGBT加固器件，其抗总剂量辐射性能远远优于采用常规工艺制造出的IGBT器件。对于栅氧化层厚度为70nm的加固器件，在VGS=十10V（直流和脉冲）、VGS=OV等不同栅偏量下，辐射剂量达到IX10~3（Gy（St))时，阈值电压的漂移量小于一1．OV，跨导变化小于10％。采用此工艺，预计抗总剂量辐射能力可达到10~4Gy（Si）以上。     

抗高能单粒子辐射加固的LC6508电路的研制

本文介绍抗单粒子辐射加固的１ＫＣＭＯＳＳＲＡＭＬＣ６５０８电路，对该电路进行了单粒子辐射试验，并就试验结果进行了讨论。     

短波320×256抗辐射加固读出电路设计

设计了一款采用CMOS工艺的短波320×256抗辐射加固读出电路,分析了CMOS工艺抗辐射的特点,重点介绍了模拟通路、偏压产生电路和数字电路的加固设计方法,采用了双环保护结构、对NMOS管使用环形栅和冗余设计等措施。该设计电路经过流片,测试结果表明该抗辐射加固设计方法有效可行。     

宇航用光纤辐射效应及加固技术进展

光纤陀螺中的光纤环是受空间辐射影响最严重的部件,辐射环境下光纤损耗增加及光传输性能下降会影响陀螺的测量精度,甚至造成陀螺失效。本文对光纤的辐射效应规律及机理进行了分析,介绍了掺杂杂质离子法、包层控制法、预辐照法、光褪色心法等光纤的加固技术,旨在为该领域深入研究提供参考。     

二十四所半导体工艺技术发展历程与展望

回顾了中电科技集团公司第二十四研究所自建所以来的半导体集成电路工艺发展历程.晶圆尺寸从1.5吋(40 mm) 到6吋(150 mm),特征线宽从10 μm到0.5 μm,器件特征频率从低频到射频,工作电压从5 V到800 V,包括射频和高压大功率的各种器件.从研制成功全国第一块大规模集成电路至今,二十四所作为全国唯一的模拟集成电路专业研究所,在各个领域均取得了突出的成就,见证了中国半导体集成电路事业的发展历程.最后,展望了二十四所模拟及专用集成电路工艺技术的发展前景.     

IC设计教学课件的开发

以一个成功实现了的、光纤通信用CMOS限幅放大器为范例，介绍IC设计和制造的整个流程，包括系统定义、电路模拟、版图设计、流片和测试。     

Impact of within-wafer process variability on radiation response

The impact of sample-to-sample variability on total ionizing dose (TID) response within-wafer for a 180-nm CMOS technology has been studied. Large variations in leakage current and threshold voltage shift after irradiation are observed. These variations are mainly contributed to the process variability. The process steps which cause TID response variation are preliminarily discussed.     

Burn—in对CMOS器件电离辐射效应的影响

MOS管或IC在辐照以前,使其在较长时间内（约200h）处于一定的高温（120℃）下并加偏压。这一作用会改变器件对电离辐射的响应。器件会产生更大的N管阈值电压漂移,IC会产生更大的漏电流（一个量级以上）,减小器件的时间参数退化。Burn-in效应具有很重要的辐射加固方面的意义：1）不考虑这个因素会过高估计器件的时间参数的衰退,从而淘汰掉一些可用的器件;2）对IC的静态漏电流估计不足可导致器伯提前失效。     

千兆以太网高速分接集成电路设计

研究了千兆以太网接收系统结构,在此基础上设计了千兆以太网的分接芯片,采用0.25 μm CMOS工艺设计的千兆网分接电路实现了1.25 Gbit/s数据的1∶10串/并转换,芯片核心面积470 μm×320 μm,在输入摆幅为500 mV、输出负载50 Ω条件下,输出125 Mbit/s数据峰峰值是 828 mV ,抖动有效值为 10 ps,眼图占空比为41.5%,输出信号上升沿为 9 ps.电源为 3.3 V时功耗仅为161 mW.     

IC Design of Motor Ignitor

On the basis of analysing traditional motor ignitor, a new motor ignitor design with precise ignition angle control, consistency and low cost is proposed. Techniques of low pertinence to process and power supply are introduced to promote its stability, reliability and unity. This circuit is implemented with a standard CMOS technology with perfect electric static discharge（ESD） design and can work under a broad range of power supply from 3 V-5 V with a quiescent current less than 2 mA and can be widely used in motor with a displacement of 125 ml and below.     

基于CMOS工艺的IC卡芯片ESD保护电路

介绍了ESD保护结构的基本原理,并提出一个基于CMOS工艺用于IC卡芯片的保护电路.讨论了一些重要的设计参数对ESD保护电路性能的影响并进行了物理上的解释.     

纳米CMOS集成电路设计技术和发展趋势

论述了日美等国纳米CMOS集成电路半导体制造工艺的现状和发展趋势,分析说明国外半导体制造技术的战略和发展状况;结合90 nm CMOS工艺设计的超大规模SOC芯片的实践,对纳米CMOS集成电路设计技术进行分析;阐述SOC设计面临的技术难题,并对今后的发展趋势进行了预测。     

二十四所混合集成电路技术发展历程与展望

回顾了二十四所混合集成电路专业方向的发展历程.按不同历史阶段,介绍了二十四所混合集成电路二十余年的技术进步轨迹和所取得的主要成就;最后,对二十四所混合集成电路未来的发展前景进行了展望.