功耗限制下的NoC测试端口的优化选择方法

提出了一种NoC测试端口位置和数量的优化选取的方法,它在系统功耗限制的条件下,确定input/output端口的对数,以所有核测试路径总和最短为目标,优化选取NoC 测试端口的最佳位置。本方案在测试功耗不超过系统允许的最大功耗条件下,最大限度地选取测试端口的对数来进行并行测试,从而能高效地完成对核的测试,同时又能有效地避免因测试带来的器件损坏。实验结果表明这种方法提高了测试效率,降低了NoC的总体测试代价。     

源码级和算法级的功耗测试与优化

随着绿色软件概念的提出,嵌入式软件优化不再只以提高性能作为目标,嵌入式软件的功耗优化已成为低功耗软件系统的重要研究方向。在研究4种常用软件优化方法的基础上,对源码级和算法级的功耗进行测试与分析,并将分析结果运用到嵌入式操作系统μC／OS—II及其应用软件上,对μC／OS—II进行源码级和算法级的功耗优化。实验结果表明,该优化方法能有效地降低嵌入式软件的功耗。     

SOC测试访问机制

以复用为基础,通过测试访问机制(TAM,TestAccessMechanism)实现对深嵌在SOC(SystemOnChip)内部的IP核(In鄄tellectualProperty,知识产权模块)的测试,是解决SOC测试的根本方法。本文将介绍现有的几类典型的测试访问机制:(1)直接测试访问,(2)基于总线的测试访问机制,(3)基于透明模型的访问机制等。分析它们的特点,探讨面临的主要问题。     

基于复杂网络理论的内存访问功耗优化研究

近年来随着移动处理、嵌入式应用的大量涌现,以及通用微处理器工艺水平和主频的不断提升,双核乃至四核的出现,功耗日益成为设计者必须关心的问题,功耗问题也已成为制约处理器发展的一个重要瓶颈。制约着嵌入式设备广泛应用的障碍不再是处理器的速度、芯片的工艺,而是设备功耗,如何在相同电池能量的供给情况下工作时间最长,成为嵌入式领域备受国内外关注的研究方向。因此,嵌入式的功耗优化问题就成为嵌入式发展亟待解决的重要问题。提出用复杂网络理论来降低存储器访问的功耗。     

片上系统设计时的功耗完整性

针对当今复杂片上系统（SOC）设计时，功耗完整性问题的复杂性和重要性，根据在深亚微米工艺制程下复杂片上系统设计时，对功耗完整性的特殊要求，对电源网络规划、设计和分析的概念和方法作了概括性的介绍和研究，并且结合具体芯片设计的实践，提出了一些具体的方法和技巧，从方法学的角度上对功耗完整性问题作了研究和探讨，能有效提高片上系统电源规划的效率和质量，保证功耗的完整性。     

片上系统设计时的功耗完整性

针对当今复杂片上系统(SOC)设计时,功耗完整性问题的复杂性和重要性,根据在深亚微米工艺制程下复杂片上系统设计时,对功耗完整性的特殊要求,对电源网络规划、设计和分析的概念和方法作了概括性的介绍和研究,并且结合具体芯片设计的实践,提出了一些具体的方法和技巧,从方法学的角度上对功耗完整性问题作了研究和探讨,能有效提高片上系统电源规划的效率和质量,保证功耗的完整性。     

双阈值VLSI低测试功耗方法研究*

提出一种测试功耗优化的新方法,它通过阈值门电路调节和漏电流优化两种方法相结合来降低静态功耗。通过算法寻找电路的关键路径,去除伪路径,然后在关键电路上设置低阈值门电路,在非关键电路上设置高阈值门电路（不违反时序约束的前提下）,利用测试向量的无关位特性来调整测试向量和测试架构,达到降低漏电流的目的。通过以上两种途径,整体上达到功耗优化的结果,实验结果证实了本方法的有效性。     

测试数据压缩和测试功耗协同优化技术

提出一种新的压缩编码——Variable-Tail对测试数据进行压缩,建立了两个优化模型,并提出了一种测试向量排序和不确定位定值算法,利用该算法不仅能提高测试压缩率,而且能降低测试时待测电路上损耗的功耗,理论分析和ISCAS85,ISCAS89电路的实验结果验证了文中编码和算法的有效性。     

功耗限制下RTL数据通路扫描测试调度方法

本文提出了利用RTL数据通路中的寄存器构造成移位扫描寄存器来测试功能模块的方法,同时提出一种改进的模块调度思想,实现在功耗限制下的测试调度。实验结果表明本文所给出的测试产生算法与调度算法对于由全加器和半加器构成的功能模块具有良好的性能和实用性。     

基于量子进化算法的层次型SOC测试结构优化

以减少系统芯片SOC测试时间为目标,研究了层次型SOC的多层次TAM优化问题。根据嵌入式IP核的分类,将层次型SOC测试结构优化转变成了平铺型SOC测试结构优化,并建立了基于量子进化算法的数学模型。通过对群体的观测,决定IP核在测试访问机制上的分配以及当前群体中的最佳个体,实现了包含TAM-ed且wrapped的嵌入式核的层次型SOC测试结构优化。针对国际标准片上系统芯片验证表明,与GA、ILP和启发式算法相比,该算法能够获得更短的测试时间。     

高速交换机设计中的信号完整性问题

高速通信设备的信号完整性问题至关重要。该文基于一款3层交换机的设计实现，分析讨论了信号完整性中的主要问题，如电源分配系统噪声、时钟抖动、传输延迟、传输线阻抗等，并根据实践结果总结了相应的解决办法。     

数字电路串扰故障测试的路径敏化方法研究

数字电路集成度的提高特别是近年来系统芯片的出现,信号线之间的间距不断缩小,使得信号线间容易发生串扰.文章首先对串扰故障模型,特别是信号线间容性和感性耦合所产生的串扰及其特征进行了讨论,其次针对数字电路中串扰故障的检测,研究了基于路径敏化的测试矢量生成方法,给出了方法的实现步骤.     

编译低功耗优化技术的研究

低功耗技术越来越受到下一代微处理器系统和编译研究工作者的重视。一向认为是硬件研究内容的低功耗技术,事实上,在微处理器发展的今天,又展现出了一种新的潜在的开发空间和研究内容,那就是通过软件技术降低系统的功耗。这一部分潜力空间是仅通过硬件技术无法涉足的,只有通过软件方法来解决,但这种软件低功耗技术又很难强加给应用程序编写者。文章结合笔者在编译时低功耗优化技术的研究工作,对目前该方向的研究方法、编译策略和实现技术进行了论述和探讨。     

一种基于海明排序进行无关位填充的低功耗测试向量优化方法

集成电路在测试过程中的测试功耗通常会远远高于集成电路正常工作时的功耗,而过高的测试功耗可能会造成电路损坏或是芯片烧毁。为了降低测试功耗,提出了一种基于海明排序进行无关位填充的低功耗测试向量优化方法。首先,对测试集中的测试向量按照无关位含量由多到少进行排序;然后,将测试向量按照海明距离由小到大进行排序;最后,对排序后的测试集进行无关位的合理填充,使得测试向量之间的相关性增大,从而降低测试功耗。以ISCAS’85国际标准电路作为测试对象进行,结果表明,相比于使用优化前的测试集,运用优化后的测试集明显降低了测试功耗。     

卫星供配电测试设备信号调理技术

卫星供配电测试设备通过脐带电连接器与卫星接口,实现对卫星供配电控制、供电参数测量以及状态监视,能满足卫星在各阶段和各种试验场合整星测试任务的要求.确保供电控制的可靠、测量的准确、状态监视的正确以及被测试卫星的安全是对测试设备的基本要求.对供配电测试设备和卫星之间的不同类型的信号调理技术加以论述,并选择有代表性的示例给出了参考电路图和说明.     

装备虚拟试验系统体系结构及其互联技术

为满足大规模装备全系统、全功能、全范围、全要素的试验要求,采用试验与训练使能体系结构的设计思想,根据数据分发服务(DDS)系统的相关标准,提出一种新的虚拟试验系统体系结构。以大规模舰艇装备虚拟试验系统为例,分析其中各模块的主要功能,设计系统内部DDS信息分发中间件用例。应用结果证明,该体系结构适用于多种平台、多类系统和多型设备的装备虚拟试验环境建设。     

基于测试片段间转移的低功耗BIST实现

随机测试向量产生时,一大部分的测试功耗是由于那些无贡献的测试向量所引起的。文中提出了一种基于测试片段间的转移低功耗BIST结构,该结构采用有效测试向量片段间转移的方式,除去了由随机产生而对故障覆盖率没有贡献的无效向量,并把有效测试向量片段以消耗功耗最小原则依次送入被测电路,减少了测试时间,在硬件代价不高的基础上有效降低了测试功耗。     

基于GPIB的电源测试系统

介绍了基于GPIB总线技术的电源测试系统;详细介绍了系统的硬件组成;详细介绍了软件的用户界面及功用。     

一种通用型武器系统故障诊断与测试平台的研究

为了解决武器系统故障诊断系统繁多，重复开发和研制的经费投入过多等问题，提出了硬件采用PC104结构的主控计算机加各种型号装备的信号测试接口箱，软件综合采用专家系统、神经网络以及信号处理等故障诊断方法的平台研制方案。抽象了武器系统的系统模型，针对武器系统没有预留诊断接口、不能频繁地插拔连接器等特殊性，总结了尽量在与武器系统不发生物理连接的情况下定位故障以及故障排查的顺序是先电控系统后液压系统等平台建立的原则。该平台在实际装备上试用，取得了良好效果。