基于CPLD系统的信号发生器设计

文中采用QuartusII开发平台,基于可编程逻辑器件CPLD设计出多波形信号发生器,可输出频率、幅度可调的三角波、正弦波和方波。任意波形模块可由用户输出用户所需的特殊波形,满足了教学实验和开发新的实验项目对特殊波形的要求。整个设计采用VHDL编程实现,其设计过程简单,极易修改,可移植性强。另外,CPLD还具有可编程重置特性,因而可以方便地更换波形数据,且简单易行。     

可实时更新任意函数和图形波形的发生器IP核设计

基于直接数字频率合成(DDS)原理、可编程片上系统(SoPC)技术和Avalon总线规范,结合软件编程技术,设计了一个通过PC软件可实时产生任意函数表达式波形和人工图形绘制波形的任意波形信号发生器.该信号发生器包括具有独特调制方法及多功能DDS IP核设计、用于通信控制接口的Nios II软件设计和函数波形产生与图形波形编辑的PC软件与界面设计.给出了4种设计波形与实际输出波形的测试验证结果.在该信号发生器运行时,通过PC端上位机软件可十分方便且实时地更新波形,并通过函数方式与图形方式相结合,真正实现任意波形信号的产生.     

基于Matlab／DSP Builder任意波形信号发生器的两种设计

根据传统型任意波形信号发生器和基于DDS任意波形信号发生器的设计原理,采用Matlab／DSP Builder的建模方法,在DSPBuilder平台上完成两种原理的系统建模和仿真,并用Signal Compiler工具对模型进行编译,产生Quartus Ⅱ能够识别的VHDL源程序,并通过FPGA芯片EP2C8Q208c来实现,最后用SignalTapⅡ进行硬件测试。经系统仿真和硬件测试,证明两种设计方法的正确性。比较传统的硬件描述语言建模,该方法设计简单、修改方便、成本低、不涉及到任何编程,对硬件理论知识要求不高,实现起来容易。     

CPLD实现DDS信号源的设计

利用CPLD在高速数据处理方面的特点设计出以VHDL硬件描述语言为设计输入,以ALTERA公司的EPM7256芯片为设计载体,基于DDS技术的任意波形信号发生器。该信号发生器能同时输出两路信号,输出信号的频率和两路输出信号之间的相位差可以步进调整。通过Max Plus开发软件的时序分析表明,该设计具有高精度的频率和相位调节能力,相位调整的分辨率为12位,频率调整的分辨率为32位。实测结果表明,所讨论的方法和研制的系统是可行的、有效的。     

基于EDA技术的调频信号发生器的设计

EDA技术是以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关开发软件,自动完成用软件的方式设计的电子系统到硬件系统实现,最终形成集成电子系统或专用集成芯片的一门新技术。介绍一种基于DDS原理,并采用FPGA芯片和VHDL开发语言设计的任意函数调频的任意波形信号发生器,给出了设计方案和在GW48 CK型EDA集成电路开发系统上实现的实验结果。     

简单任意波形发生器设计

介绍了一种基于FPGA(在系统可编程门阵列)的简单任意波形发生器设计方法,可实现对上位机仿真软件生成的任意波形数据的完整输出。输出波形的频率、相位和幅度均可任意调节。该设计操作简易,调节方便,输出波形较为理想,是一种易于实现、实用性强、成本低廉的信号生成方法。     

基于CPLD的直流无刷电机驱动电路设计

介绍一种基于CPLD(复杂可编程逻辑器件)的直流无刷电机驱动电路,给出驱动电路的软硬件设计用软件代替逻辑门实现电机的保护逻辑。采用EPM7064SLC-44-10 CPLD为核心控制器,实现电机驱动所需的换相译码、死区发生器和IPM(智能功率模块)接口电路。系统软件采用VHDL语言编程,代替原来的RC电路实现的死区时间发生器。该电路具有体积小、调试方便、死区时间设置灵活等优点。     

基于FPGA的函数信号发生器设计

本文主要介绍了电类专业本科生毕业设计的一项成果--基于Actel公司的Fusion StartKit开发平台进行设计的一款函数信号发生器.该款函数信号发生器用VC++用户界面设计实现控制和输出波形的显示,通过USB通信将数据传送到FPGA进行控制,再由FPGA实现波形数据的储存和高速输出.为实现模拟函数信号的发生,设计了DAC将波形数据转换为模拟信号,设计了信号调理电路实现信号的放大及滤波以得到所需波形信号.     

一种新型的交流电源信号发生器的设计

介绍了交流电源信号发生器的基本原理,阐述了国内外有关交流电源信号发生器设计的基本方法,基于可编程逻辑器件（CPLD）设计实现了交流电源信号发生器,并给出了仿真及实验波形。     

船载卫通站伺服驱动器告警系统优化方案

优化方案通过以"技防"手段取代"人防",极大地提高了伺服驱动器状态监视的实时性和准确性。结合工程实际分析了信号流程,论证了可行性,合理设计了系统构架,采用EDA技术,以XC95108型复杂可编程逻辑器件(CPLD)为核心硬件电路,辅以外围输入输出设备,在ISE6.0开发环境中运用VHDL硬件描述语言对CPLD进行编程以使其实现设计功能,经过Modulsim平台仿真后载入CPLD芯片。采用以上方式,电路的设计、调试和升级都极为方便。