14位1．5625 MHz的∑△A／D中的降采样低通滤波器的设计

介绍了带宽为700kHz，14-bit∑△模数转换器中的降采样低通滤波器的设计。在整个滤波器的设计中，从结构上和硬件实现上人手，对电路结构进行优化，减小电路实现的复杂性，从而降低功耗和面积。在此基础上，完成了电路设计，用O．6μmCMOS工艺综合实现，仿真结果显示．性能满足设计指标。     

12位Sigma-Delta模数转换器的降采样滤波器设计

一种由SNR（信噪比）驱动的滤波器设计,用于12位Sigma-Delta模数转换器。Sigma-Delta模数转换器包括Sigma-Delta调制器和降采样滤波器两部分,首先用Sigma-Delta调制器对信号进行过采样率量化,然后通过降采样滤波器进行数字信号处理,将信号还原到原始采样率并去除量化噪声。和传统的模数转换器相比,Sigma-Delta模数转换器具有采样率高、精度高、面积小等优点。Sigma-Delta模数转换器的滤波器设计有降采样率和滤波性能两个指标要求,该设计方法由SNR驱动并采用了两种滤波器方案,设计结果在MATLAB里进行了仿真,其SNR大于74 dB,达到12位Sigma-Delta模数转换器的要求。     

降采样FIR滤波器的设计与硬件实现

提出了一种完整的降采样FIR滤波器的设计和硬件实现方法。该方法首先利用matlab工具箱自带的FDAtool设计出降采样FIR滤波器的系数,然后采用横向抽头式结构进行硬件实现。硬件实现时,先利用FIR滤波器系数对称的特点将乘法器的数目减半进行初步优化,然后采用移位相加的硬件结构来取代所有的乘法器,从而使降采样通过在滤波器中加入降采样控制单元来一并完成。     

16位1MHz采样A／D转换器

ＡＤＳ９３１是１６位１ＭＨｚ采样Ａ／Ｄ转换器。该器件可以精确地采样满量程输入。直到Ｎｙｑｕｉｓｔ频率，没有遗漏码。ＡＤＳ９３１的动态性能已被优化，信噪比（ＳＮＲ）为８７ｄＢ，总的谐波失真（ＴＨＤ）为－８９ｄＢ。图１ＡＤＳ９３１功能框图封装为４０...     

一种应用于LTE协议的高速ΣΔADC的降采样滤波器

设计了一种应用于LTE协议的20 MHz带宽、12-bit精度ΣΔ模数转换器中的降采样低通数字滤波器,该滤波器采用一级梳状滤波器与两级半带滤波器级联的结构。基于低功耗设计考虑,降采样滤波器采用多相分解、CSD编码等技术,并对片内时钟偏差、串扰等进行优化以提高芯片的产率和可靠性。该设计在SMIC 00.13μm 1P8M标准CMOS工艺流片,测试结果表明芯片工作在11.2 V电源电压和500 MHz时钟频率时,在20 MHz的信号带宽内,带本滤波器的ΣΔADC的峰值SNDR和SNR分别为64.16 dB和64.71 dB,滤波器的功耗为4.8 mW。     

一种14位125MHz采样/保持电路的设计

设计了一种高性能采样/保持(S/H)电路,采用全差分电容翻转型的主体结构,有效减小了噪声和功耗.在电路设计中,采用栅压自举开关,极大地减小了非线性失真,同时,有效地抑制了输入信号的直流偏移.采样/保持放大器电路采用折叠共源共栅结构,由于深亚微米工艺中器件本征增益减小,S/H电路为达到更高增益,采用增益提升技术.设计的采样/保持电路采用0.18μm1P5M工艺实现,在1.8V电源电压、125 MHz采样速率下,输出差动摆幅达到2 V(VP-P),输入信号到奈奎斯特频率时仍能达到98 dB以上的无杂散动态范围(SFDR),其性能满足14位精度、125MHz转换速率的流水线ADC要求.     

用CPLD/FPGA设计A/D采样控制器

利用CPLD/FPGA目标器件设计一个采样控制器，按照正确的时序直接控制ADC0809的工作，完成二至十进制的转换并显示采样值。所有这些功能都采用VHDL语言进行描述。     

一种低功耗64倍降采样多级数字抽取滤波器设计

经典多级结构的数字抽取滤波器占用系统大量的功耗与面积资源,文章设计的改进型64倍降采样数字抽取滤波器采用由级联积分梳状滤波器、补偿FIR滤波器和半带滤波器组成,在保持Σ-ΔADC转换精度的约束下,实现了最大程度降低系统功耗与面积的设计目标。在多级级联积分梳状(CIC)滤波器的设计中,充分运用置换原则以优化各级级数并采用非递归结构实现方式,同时将多相结构运用到补偿滤波器与半带滤波器中,获得电路功耗与面积的明显降低。将Σ-Δ调制器输出信号作为测试激励,通过Matlab系统仿真、FPGA验证与FFT信号分析,得到的输出数据信噪比达到15bit有效位数精度,且系统速度满足要求。     

∑-Δ ADC的降采样滤波器的设计与实现

介绍了一种带宽150 kHz、16 bit的∑-Δ模数转换器中的降采样低通滤波器的设计和实现。系统采用Sharpened CIC（cascaded integrator-comb）和ISOP（interpolated second-order polynomials）频率补偿技术对通带的下降进行补偿,最后级联三个半带滤波器输出。芯片采用SMIC 0.18μmCMOS工艺实现,系统仿真和芯片测试结果表明,性能满足设计指标要求。与传统音频领域的∑-ΔADC应用相比,该设计在很大程度上拓展了处理带宽,提高了处理精度,并且便于集成在SOC芯片中,主要应用于医疗仪器、移动通信、过程控制和PDA（personal digital assistants）等领域。     

14位流水线A/D转换器采样电容值的优化

针对14位流水线A/D转换器中各级采样电容值的优化问题,提出了在系统模型中加入热噪声模型的方法。在14位流水线A/D转换器结构下,通过系统级仿真,得出采样保持放大器(SHA)的采样电容Cs必须大于10 pF,第一级余数放大器的采样电容必须大于2 pF,才能使有限的采样电容引起系统信噪比的衰减小于1 dB的结论。     

一种Σ-Δ A/D转换器抽取滤波器的设计

设计了一种Σ-ΔA/D转换器中的数字抽取滤波器。该滤波器应用于音频范围,采用多级多采样率的结构,由梳状滤波器、补偿滤波器以及两个半带滤波器组成。滤波器系数用标准符号编码实现,减少了乘法单元的使用。采用Simulink模拟过采样128倍的4位调制器输出;用Verilog编写用于测试的滤波器代码。在Matlab中分析滤波器输出码流,得到的信噪比为101 dB,能够满足高端音频A/D转换器的要求。     

Sigma-Delta ADC数字抽取滤波器的设计和实现

数字抽取滤波器是Sigma-Delta(Σ-Δ)模数转换器(ADC)的重要组成部分,它负责撞鄄驻调制器输出信号的滤波和抽取。文中设计的数字抽取滤波器由级联积分梳状(CIC)滤波器、CIC补偿滤波器和半带滤波器组成。首先,介绍Σ-Δ ADC原理;然后,讨论数字抽取滤波器的原理及实现;接着,分别从MATLAB和Verilog实现验证抽取滤波器的功能;最后,通过测试实际芯片验证数字抽取滤波器的功能和性能,满足设计要求。     

基于16 bit Sigma-Delta模数转换器的数字滤波器设计

介绍了基于64倍过采样sigma-delta模数转换器的多级抽取滤波器设计.通过采用低功耗的多相分解梳状滤波器结构来代替传统的CIC滤波器结构,使得梳状滤波器部分的功耗降低近5倍.通过对滤波器电路结构的优化,可节省35%的芯片面积占用量.经过仿真及FPGA验证,该滤波器的信噪比达到99 dB,可以实现16位精度模数转换器的设计要求.     

基于Matlab Guide的低通滤波器设计

为简化模拟低通滤波器设计繁琐的技术过程,实现图形用户界面,方便工程应用。文中采用Matlab Guide图形用户界面设计工具对低通滤波器设计软件进行编程实现,介绍了低通滤波器的设计过程和Matlab Guide工具的设计流程,构建了低通滤波器设计软件界面,并通过设计应用举例说明了低通滤波器设计软件的使用过程,便于推广至任意模拟滤波器设计。     

微波低通滤波器的分析与设计

介绍了一种微波低通滤波器的简便设计,从典型的巴特沃斯型（最平坦型）低通原型滤波器的频率特性分析给出低通滤波器的设计方法。为了达到微波滤波器的设计,采用Richard变换,将集总元件变换到传输线;同时采用Kuroda恒等式,以利用传输线段来分隔滤波器元件。通过实例来说明这种设计方法的简便、快捷,并用MATLAB软件仿真。     

基于Pspice的八阶巴特沃斯低通滤波器设计与优化

介绍了低通滤波器的原理，采用有源滤波器的快速实用设计方法设计了八阶巴特沃斯低通滤波器，并用Pspice进行了电路仿真分析和优化设计，仿真结果与实际测试基本吻合，对滤波器的设计具有实际指导意义。     

一种椭圆函数微带低通滤波器的设计与实现

为克服传统微带低通滤波器结构尺寸大和过渡带衰减慢的缺点,基于椭圆函数低通滤波器原型,设计了一款结构紧凑、插损小、过渡带陡峭的高低阻抗线微带低通滤波器。给出了该滤波器结构尺寸的计算公式,并通过仿真软件ADS和HFSS对其进行了仿真优化,采用微波材料板制作出滤波器实物并进行了测试验证,实测结果与仿真结果具有较好的一致性,且验证了该设计方案的可行性。     

APF中数字低通滤波器的设计及仿真实现

文中介绍了基于瞬时无功功率理论的ip-iq谐波检测方法及对低通滤波器的要求,分析了数字低通滤波器的类型、阶数及截止频率对有源电力滤波器谐波检测效果的影响。利用MATLAB仿真软件设计了二阶巴特沃思（Butter—worth）数字低通滤波器,对ip-iq谐波检测算法进行了仿真研究,仿真结果证明所选择的数字低通滤波器的正确性。     

一种适合Σ-Δ A/D转换器的FIR数字滤波器

讨论了一种用于Σ-ΔA/D转换器的固定系数半带(half-band)FIR数字滤波器,分析了其线性相位特性和低通滤波特性,给出了频率仿真结果,以及在Cadence设计系统中的电路和版图实现。     

一种适合∑-△A／D转换器的FIR数字滤波器

讨论了一种用于∑-△A／D转换器的固定系数半带（half-band）FIR数字滤波器，分析了其线性相位特性和低通滤波特性，给出了频率仿真结果，以及在Cadence设计系统中的电路和版图实现。