USB设备接口IP核的设计

讨论了用Verilog硬件描述语言来实现USB设备接口IP核的方法，并进行了FPGA的验证。简要介绍USB系统的体系结构，重点描述USB设备接口IP核的结构划分和各模块的设计思想，最后给出FPGA验证方案及其实验结果。结果表明此IP核可作为一个独立的模块嵌入到SoC系统中。     

HDLC协议IP核的设计与实现

文中针对专用ASIC芯片实现HDLC协议针对性强,使用不灵活等特点,提出了使用FPGAIP核来实现HDLC接口的设计方案。HDLCIP核包括3个模块：对外接口模块、接收模块和发送模块。IP核接收到新数据后存入接收FIFO,对外接口模块将接收到的数据通过总线将数据送入数据处理单元;当需要发送数据时数据处理单元通过总线将数据存入发送FIFO,启动发送模块将数据送出。接收和发送模块自动完成数据的”插零”及”删零”操作。仿真结果表明该IP核能够正确的接收和发送数据。该方法已在某雷达天线的同步引导数据的收发通信链路中,成功实现了双向数据通信。     

一种嵌入式USB2.0主机控制器IP核的研究与设计

用硬件描述语言verilog HDL设计实现了一种嵌入武USB2.0主机控制器IP核,简要介绍了嵌入武USB主机设计背景,重点描述了USB主机控制器IP核的结构划分和各模块的设计分析,最后给出了nc-verilog功能仿真方案以及FPGA验证方案.通过nc-verilog功能仿真及FPGA验证表明,此lP核可以作为一个独立模块应用到嵌入式系统中.     

USB2.0设备控制器IP核设计

通用串行总线技术是一种为实现计算机与各种外设进行数据交换提出的工业标准。它具有快速、双向、支持实时传输、支持即插即用等技术优点。其控制核心包括USB主机控制器和设备控制器。文中设计了符合USB2．0规范的USB设备控制器IP软核。首先通过对USB2．0设备控制器进行分析,为设计划分层次和模块;然后逐个模块地进行结构设计和细节设计;最后对USB设备控制器的设计进行整体逻辑功能仿真。     

基于FPGA的TCP/IP网络通信系统的设计与实现

针对纯软件实现网络通信时必须依赖于操作系统,且易受攻击的缺点,基于FPGA技术,通过控制W5500协议栈芯片的方式设计并实现一个TCP/IP网络通信系统。该系统加入网络断线自动重连功能,并在系统中使用CRC冗余差错检验对数据进行甄别,实现对非法数据的滤除。介绍系统的设计方案,并对系统进行了测试,系统的评价指标为丢帧率、误码率和传输速度。测试结果表明,该系统能对数据进行准确无误的传输,且数据传输速率较高。     

高速USB IP核的设计与开发

嵌入式系统向小型化和低功耗的方向发展要求减小板级设计的面积提高速率.基于以上设计的要求对USB系统进行模块划分并利用Verilog语言设计出高速USB接口IP核.经过仿真验证,该IP核满足USB2.0的传输要求.     

USB主机控制器的设计

讨论在SoPC(System on a Programmable Chip)系统中设计USB主机接口设备的一般方法,着重阐述主机控制器的驱动程序开发.利用Xilinx公司的EDK软件在MI405开发板上搭建一个基于PowerPC的片上系统,设计EZ-Host的USB主机控制器的Linux驱动程序,使系统具有USB主机功能,能够和各种USB设备进行通信,实现SoPC系统上基于Linux的USB接口的扩展,对于开发其他USB主控制器驱动具有一定借鉴意义.     

USB主机控制器的设计

讨论在SoPC（System On a Programmable Chip）系统中设计USB主机接口设备的一般方法。着重阐述主机控制器的驱动程序开发。利用Xilinx公司的EDK软件在ML405开发板上搭建一个基于PowerPC的片上系统,设计EZ—Host的USB主机控制器的Linux驱动程序,使系统具有USB主机功能,能够和各种USB设备进行通信,实现SoPC系统上基于Linux的USB接口的扩展,对于开发其他USB主控制器驱动具有一定借鉴意义。     

一种高速USB设备控制器IP核的设计与实现

文章首先分析USB2．0协议，然后介绍基于该协议的一种设备控制器IP核设计实现，着重分析了设计中的几个问题并提出相应的解决方案，最后简单介绍了IP核的系统验证。     

基于VMM验证方法学的USB控制器IP验证方案

针对USB控制器IP的功能及结构特点,并且尽可能更快地完成验证以适应上市的需求,提出了一种基于VMM验证方法学的高效验证方案。建立了一个层次化的、可重用的验证平台。利用VMM测试激励约束性随机产生的特点,提出了分层解析、分层约束的激励产生方法;利用Synopsys公司开发的验证IP（VIP）：AHB总线功能模型和USB主机模型,快速构建仿真环境,模拟实际数据流的通信过程;充分发挥VIP的内部＂后门＂的作用,增强验证平台测试流的可控性。验证结果表明该验证平台能全面验证USB控制器IP,且性能稳定、兼容性强;通过模拟实际的工作流程,达到了优化设计、缩短验证周期的目的。此方案的一些设计思想,对系统级平台及其他模块级验证平台设计具有参考意义。     

可配置总线接口USB控制器IP核的设计与实现

设计并实现了USB1．1器件IP软核、固核和硬核。详细介绍了USB IP软核的设计和验证技术以及基于0．18μm标准单元的固核与硬核的实现方法。为了提高USB IP的可重用性，引入了总线适配器和可配置总线接口IP核的概念，设计了三种总线适配器。对USB IP核的可配置端点数及基于FPGA的三种总线适配器进行了性能分析和评价。     

嵌入式Linux下高速USB主控制器的设计与实现

针对现有嵌入式Linux系统下USB读/写速度慢的问题,结合AT91RM9200处理器的开发实例,介绍一种基于Philips公司的USB接口控制芯片ISP1761来实现低成本高速USB主机控制器的硬件设计方法.在此基础上,给出了驱动程序的设计方案及相应驱动的配置、编译、下载使用等过程.测试表明,其速度达到USB 2.0规范的要求,对嵌入式下低成本USB主控制器的硬件设计和驱动开发有一定的参考价值.     

一种传输实时USB音频的串行接口引擎设计

传统的USB音频设备大多包含价格较高MCU,为有效降低成本,提出了替代MCU的方案及一种新型串行接口引擎和设计方法。基于有限状态机理论,提取出实现数据流功能的状态机,并通过该有限状态机控制串行接口引擎来处理实时音频数据。设计经Verilog HDL编程实现,并通过Altera公司的cyclone2 EP2C35芯片硬件验证。实测结果表明,该设计可实时传输高速USB音频数据,电路实现简单,具有良好的通用性和可移植性。     

USB IP核在深亚微米设计平台中的设计与实现

将USB IP核集成到一块MP3解码芯片上，其设计在0．18μm工艺平台中进行。它可作为一个成熟的IP核嵌入到其它ASIC芯片中。     

USB数据传输中CRC校验码的并行算法实现

文章介绍了用于USB总线数据传输的CRC校验的原理和算法，并且采用并行电路实现USB2．0中的CRC产生和CRC校验，与传统的串行电路实现相比，并行电路实现方法虽然在芯片面积上大于串行电路实现，但由于降低了时钟频率，电路更容易综合实现，并且大大降低了功耗，有利于低功耗电路设计。     

USB2.0控制器CY7C68013与FPGA接口的Verilog HDL实现

USB(通用串行总线)控制器CY7C68013因其数据传输速率快和多样的接口方式为ATA、FPGA(现场可编程门阵列)和DSP(数字信号处理器)等提供了简单和无缝连接接口而得到广泛使用,介绍了此控制器与FPGA接口的控制和HDL(硬件描述语言)实现方法.利用CY7C68013控制器的Slave FIFO从机方式,用Verilog HDL在FPGA中产生相应的控制信号,实现对数据的快速读写.试验结果表明此方案传输速度快、数据准确,可扩展到其他需要通过USB进行快速数据传输的系统中.     

USB主机控制器在TMS320VC5416 DSP上的实现

USB主控制器的嵌入式应用越来越广泛.文中介绍了如何利用飞利浦公司的ISP1161全速USB主控和设备控制器芯片在TMS320VC5416 DSP上实现USB主机控制器功能,并给出相应的硬件接口电路与基于WDM层次结构的固件的设计方案.