0.18-um CMOS 3.1-10．6GHz超宽带低噪声放大器设计

介绍了一种基于0．18-um CMOS工艺、适用于超宽带无线通信系统接收前端的低噪声放大器。在3．1～10．6GHz的频带范围内对它仿真获得如下结果：最高增益12dB；增益波动小于2dB；输入端口反射系数S11小于-10dB；输出端口反射系数S22小于-15dB；噪声系数NF小于4．6dB。采用1．5V电源供电，功耗为10．5mW。与近期公开发表的超宽带低噪声放大器仿真结果相比较，本电路结构具有工作带宽大、功耗低、输入匹配电路简单的优点。     

3.1～5.2GHz超宽带可变增益低噪声放大器设计

低噪声放大器是超宽带接收机系统中最重要的模块之一,设计了一种可应用于3.1～5.2GHz频段超宽带可变增益低噪声放大器。电路输入级采用共栅结构实现超宽带输入匹配,并引入电流舵结构实现了放大器的可变增益。仿真基于TSMC 0.18μm RF CMOS工艺。结果表明,在全频段电路的最大功率增益为10.5dB,增益平坦度小于0.5dB,噪声系数小于5dB,输入反射系数低于-15dB,在1.8V电源电压下,功耗为9mW。因此,该电路能够在低功耗超宽带射频接收机系统中应用。     

一种3.1~10.6GHz超宽带低噪声放大器设计

设计了一种基于TSMC 0.13μm CMOS工艺,用于3.1～10.6GHz带宽的CMOS低噪声放大器。输入级采用共栅极结构,在宽频带内能较好地完成输入匹配。放大级采用共源共栅结构,为整个电路提供合适的增益。输出则采用源极输出器来进行输出匹配。使用ADS2006软件进行设计、优化和仿真。仿真结果显示,在3.1GHz～10.6GHz带宽内,放大器的电源电压在1.2V时,噪声系数低于2.5dB,增益为20.5dB,整个电路功耗为8mW。     

2～12 GHz CMOS超宽带低噪声放大器设计

提出了一种基于双反馈电流复用结构的新型CMOS超宽带(UWB)低噪声放大器(LNA),放大器工作在2～12 GHz的超宽带频段,详细分析了输入输出匹配、增益和噪声系数的性能。设计采用TSMC 0.18μm RF CMOS工艺,在1.4 V工作电压下,放大器的直流功耗约为13mW(包括缓冲级)。仿真结果表明,在2～12 GHz频带范围内,功率增益为15.6±1.4 dB,输入、输出回波损耗分别低于-10.4和-11.5 dB,噪声系数(NF)低于3 dB(最小值为1.96 dB),三阶交调点IIP3为-12 dBm,芯片版图面积约为712μm×614μm。     

3.1～10.6 GHz低功耗超宽带低噪声放大器

采用TSMC 0.18 μm CMOS工艺库,设计并验证了一种应用于3.1～10.6 GHz频段的超宽带低噪声放大器。该放大器分为两级:采用跨导增强技术的共栅结构作为输入级,实现了输入阻抗匹配,提高了增益并降低了噪声;第二级是放大输出级,由两个共源放大管和源跟随器缓冲管构成,并采用两级电流复用配置将它们连接在一起,不但对信号进行了二次放大,降低了功耗,而且实现了输出匹配。仿真结果表明,在3.1～10.6 GHz频带范围内,放大器增益为14.8 dB,增益平坦度为SymbolqB@0.6 dB,噪声系数介于2.9～4.5 dB,输入和输出的回波损耗均优于-11 dB,1 dB压缩点为-20.8 dBm,在1.8 V电压下,静态功耗仅为8.99 mW。     

0.18μm CMOS 3.1-10.6GHz超宽带低噪声放大器设计

介绍了一种基于0.18μm CMOS工艺、适用于超宽带无线通信系统接收前端的低噪声放大器.在3.1～10.6GHz的频带范围内对它仿真获得如下结果:最高增益12dB;增益波动小于2dB;输入端口反射系数S11小于-10dB;输出端口反射系数S22小于-15dB;噪声系数NF小于4.6dB.采用1.5V电源供电,功耗为10.5mW.与近期公开发表的超宽带低噪声放大器仿真结果相比较,本电路结构具有工作带宽大、功耗低、输入匹配电路简单的优点.     

0.13微米CMOS双通道超宽带低噪声放大器设计

本文设计了一款超宽带低噪声放大器,并对设计流程进行分析仿真.该低噪放采用双通道结构,有效的输入阻抗匹配、平稳的增益和低噪声等性能可以同时实现.应用ADS工具TSMC 0.13μm CMOS工艺库的仿真结果表明,其最大功率增益为14.2dB,在8GHz频点的IIP3为-4dBm,输入、输出反射系数分别小于-10.2dB和-10.89dB,噪声指数单调下降到1.46dB,并且总功耗和带内最大增益摆幅较低.     

基于0.18μm CMOS工艺的3.1~10.6GHz超宽带LNA设计

本文基于特许0.18μm CMOS工艺,提出了一种新型的低复杂3.1~10.6GHz超宽带LNA电路,它由两级简单的放大器通过级间电感连接构成。第一级放大器使用电阻电流复用结构和双电感退化技术来达到宽带输入匹配和低噪声性能,第二级放大器使用带电感峰值技术的共源级放大器来同时达到高平坦增益和好的宽带性能。测试结果表明,在3.1~10.6GHz频段内,提出的超宽带LNA的最大功率增益为15.6dB,S12为-45dB,输入输出隔离度小于-10dB,噪声系数NF为2.8~4.7dB,在6GHz时的输入三阶交调点IIP3为-7.1dBm。芯片在1.5V电源电压下,消耗的功率为14.1mW,芯片总面积为0.8mm0.9mm。     

0.5～3.3GHz超宽带低噪声放大器设计

选用Agilent公司的PHEMT晶体管ATF-54143,基于负反馈技术,设计了一种超宽带低噪声放大器.其匹配网络是由微带与集总元件共同组成,使用ADS2009对整个电路进行优化设计.在0.5～3.3 GHz的超宽带频率范围内,低噪声放大器增益大于25 dB,增益不平坦度为1.5,噪声系数不大于2 dB.可用相对介电常数为9.2、厚度为1 mm的介质基板实现该放大器,可应用于各种微波通信领域.     

3．1～10．6GHz超宽带低噪声放大器的设计

基于SIMC0．18μmRFCMOS工艺技术,设计了可用于3．1—10．6GHzMB—OFDM超宽带接收机射频前端的CMOS低噪声放大器（LNA）。该LNA采用三级结构：第一级是共栅放大器,主要用来进行输入端的匹配;第二级是共源共栅放大器,用来在低频段提供较高的增益;第三级依然为共源共栅结构,用来在高频段提供较高的增益,从而补偿整个频带的增益使得增益平坦度更好。仿真结果表明：在电源电压为1．8v的条件下,所设计的LNA在3．1～10．6GHz的频带范围内增益（521）为20dB左右,具有很好的增益平坦性f±0．4dB）,回波损耗S11、S22均小于-10dB,噪声系数为4．5dB左右,IIP3为-5dBm,PIdB为0dBm。     

2～8 GHz超宽带低噪声放大器设计

文中设计并实现一款适用于S波段和C波段(2～8 GHz)的超宽带低噪声放大器(LNA)。该低噪声放大器选用三菱公司InGaAs HEMT晶体管MGF4941AL,采用并联负反馈的三级级联放大结构,有效提高了增益和带内匹配。三级电路均采用电阻自偏压方式实现单电源供电,并且加入了正电延时模块确保晶体管正常工作。测试结果表明,在2～8 GHz频率范围内,输入反射系数S_(11)和输出反射系数S_(22)分别小于-8.5 dB和-7.7 dB,正向增益S_(21)大于21 dB,噪声系数小于3.6 dB。     

3～5GHz超宽带并联负反馈低噪声放大器的设计

设计了一种用于3～5GHz MB-OFDM超宽带接收机射频前端的CMOS低噪声放大器(LNA).分析了RC电阻反馈式低噪声放大器的结构,针对其存在的噪声大、增益低等问题,提出一种改进电路结构;增加了一个源极电感,以克服上述电路的不足,采用TSMC 0.18μm RFCMOS工艺,进行设计和仿真.仿真结果表明:改进结构在...     

1.5-6GHz增益和噪声系数稳定的两级超宽带CMOS低噪声放大器设计与性能模拟

 针对UWB应用设计实现了一个1.5-6GHz的两级CMOS低噪声放大器(LNA). 通过引入共栅(CG)和共源(CS)结构以获得宽范围内的输入匹配,采用电流镜和峰化电感进行电流复用,所提出的LNA实现了非常平坦化的功率增益和噪声系数(NF). 经标准0.18μm CMOS工艺实现后,版图后模拟结果表明在1.5-5GHz频率范围内功率增益(S21)为11.45±0.05dB,在2-6GHz频率范围内噪声系数(NF)为5.15±0.05dB,输入损耗(S11)小于-18dB. 在5GHz时,模拟得到的三阶交调点(IIP3)为-7dBm,1dB压缩点为-5dBm.在1.8V电源电压下,LNA消耗6mA的电流,版图实现面积仅为0.62mm^2.     

超宽带低噪声放大器仿真设计

采用负反馈技术和集总参数匹配技术,选用VMMK-1218低噪声E-PHEMT晶体管,利用ADS进行仿真优化,设计了一种微波超宽带低噪声放大器。仿真结果显示,在0.5~4.5GHz范围内,放大器增益大于14.2 dB,平坦度小于1.1 dB,噪声系数小于0.85 dB,输入输出反射系数均小于-11 dB。设计结果可应用于各种宽带微波通信及雷达等领域。     

高增益超宽带低噪声放大器设计研究

设计了一种适用于3.1～ 5 GHz的超宽带(UWB)低噪声放大器(LNA).该LNA具有平展高增益特性.设计采用两级结构,每一级采用不同的谐振负载,第一级谐振频率为3.1 GHz,第二级为5 GHz,进而产生平展高增益.设计中,采用前馈技术消除输入MOS管的沟道热噪声.电路采用65 nm CMOS工艺实现.测试结果表明,该LNA增益高达21.3 dB,功耗仅为8 mW.     

一种低功耗2.4GHz低噪声放大器设计

设计了一个低功耗2.4 GHz低噪声放大器,并详细阐述了电路的噪声匹配理论.该低噪声放大器采用经典的共源共栅结构,为了同时满足共轭匹配与噪声匹配,在输入管的栅源间增加了一个电容Cex.电路设计采用SMIC 65 nm CMOS工艺,并用Cadence进行仿真.仿真结果表明:电路在1.2V电源电压下的功耗小于7 mW,噪...     

3 GHz~5 GHz CMOS超宽带低噪声放大器分析与设计

采用TSMC公司的0.18μm CMOS工艺,设计了一款具有带外抑制功能的超宽带低噪声放大器(UWB LNA),电路基于窄带PCSNIM LNA拓扑结构,并利用二阶切比雪夫滤波器和带外抑制电容代替传统输入匹配网络。电路由1.8 V直流电源供电,功耗约为11.5 mW。仿真结果表明,在3 GHz~5 GHz的超宽带频段内,平均正向增益约为13.9 dB,输入、输出回波损耗S11和S22分别小于-13 dB和-15 dB,最小噪声系数仅为0.997 dB,三阶交调点IIP3均值为5.40 dB。此外,反向隔离度S12和稳定性StabFact1等性能指标也取得了不错的仿真效果。     

CMOS超宽带低噪声放大器设计难点和要点分析

随着无线通信技术朝着多标准、宽频带的方向发展,为了满足无线通讯设备能够满足宽频带工作的要求,射频前端设计变得越来越困难。其中,作为无线射频接收机第一级的低噪声放大器关系到射频信号放大能力,特别是对整个系统的噪声和灵敏度有着决定性作用。因此,本文以0.8~2.5GHz超宽带LNA为例,分析了电路设计时会遇到的难点,并介绍了巴特沃斯匹配法、RC负反馈法和LC谐振法等内容。最后,通过采用ADS软件和TSMC 0.18um RF CMOS工艺库完成了电路的仿真,结果表明超宽带LNA完全满足设计要求。     

0.6～18.0 GHz超宽带低噪声放大器MMIC

基于0.15μm GaAs E-pHEMT工艺设计并制备了一款0.6～18.0 GHz的低噪声放大器单片微波集成电路。该放大器使用一级共源共栅结构,通过负反馈实现宽带的匹配设计。同时在共栅晶体管栅极增加到地电容,共源管和共栅管漏极增加峰化电感,以提高高频增益,扩展带宽,改善噪声。常温在片测试结果表明,在3.3 V单电源供电下,0.6～18.0 GHz频带内该款低噪声放大器噪声系数典型值1.5 dB,小信号增益约15 dB,增益平坦度小于±0.9 dB,输入、输出电压驻波比典型值分别为1.7和1.8,1 dB压缩点输出功率典型值14 dBm,功耗72.6 mW,芯片面积1.5 mm×1.2 mm。     

0.2 GHz～3.2 GHz超宽带低噪声放大器的研制

为了降低接收前端的噪声,设计并制作一种超宽带低噪声放大器。基于负反馈技术和宽带匹配技术,利用Avago ATF-54143 PHEMT晶体管设计了放大器电路。运用ADS2009对重要指标进行仿真及优化。实测结果表明,在0.2 GHz～3.2 GHz这4个倍频程的超宽带范围内,增益大于24 dB,增益平坦小于±2 dB。在0.2 GHz～2GHz内,噪声系数（NF）小于1.2 dB;在2 GHz～2.6 GHz内,NF〈1.5 dB;在2.6 GHz～3.2 GHz内,NF〈2 dB。该放大器性能良好,满足工程应用要求,可用于通信系统的接收机前端。