用C8051F020的SPI接口扩展大容量数据存储器

本文介绍了一种利用串行外设接口(SPI)为SOC单片机C8051F020扩展大容量数据存储器的设计方案,并给出来软件流程图和示例。该方案充分利用了SPI的功能,在极少地占用单片机引脚的情况下,实现了数据存储器的扩展。     

单片机存储器扩充与程序下载技巧

介绍了如何对单片机存储器进行扩充，以及在这种大容量存储器条件下的程序下载技巧。     

串行DataFlash存储器及其与单片机的接口

DataFlash是Atmel公司新推出的大容量串行Flash存储器产品，具有体积小，容量大，功耗低和硬件接口简单的特点，非常易于构成微型测量系统，本重点介绍此类存储器与单片机的接口，并给出实际的电路设计和软件代码示例。     

基于USB端口的大容量存储器的设计

针对基于USB端口的大容量存储器设计的难点,即大容量数据存储和USB通信的要求,文章提出了一种采用C8051F021单片机与USB接口连接的大容量存储器的设计方案,详细介绍了该存储器的软硬件设计,阐述了USB数据通信的固件设计方法,并给出了主循环程序流程图。基于USB端口的大容量存储器的设计方案为USB接口的开放应用提供了一种新的解决途径。     

一种高效的星载高速固态存储器坏块管理算法

随着卫星技术的发展和功能的多样化,星载固态存储器需要存储的数据量越来越大,存储速率越来越高,在轨寿命越来越长。基于NAND Flash的星载固态存储器的并行存储方案得到广泛应用。但是由于NAND Flash存在初始坏块,且Flash芯片中坏块分布离散性较大。当固态存储器存储速率较高,并行存储的Flash芯片数增多,坏块经叠加映射后,使固态存储器有效容量损失较大。针对高速固态存储器的坏块问题,提出了一种高效的坏块管理算法,通过对坏块进行地址映射和替换,使固态存储器初始有效容量与装机容量的比值在高速并行存储的情况下仍能保持在97%左右,提高了Flash芯片存储容量的利用率,延长了大容量星载高速固态存储器的使用寿命。     

基于TMS320C6414的大容量存储器扩展设计

介绍了TI公司的DSP芯片TMS320C6414,提出对其进行外存储器扩展以满足系统对大容量存储的要求。介绍了E28F128J3A-150存储器的引脚,给出了DSP和存储器具体的接口设计方法。     

便携式单片机系统中扩充外ARM空间的一种新方法

介绍一种在便携式低功耗单片机系统中,使用大容量随机静态存储器扩充外数据存储区的新方法.     

采用FPGA的单片机大容量数据存储器的扩展

在MCS96系列单片机的应用开发中，经常会遇到需要大容量的数据存储器的情况，本文针对一种段式管理的大容量数据存贮器扩展技术存在的缺点，提出了采用FPGA来改进设计的方法，从而使得段式管理的扩展技术能够应用于实时系统。     

嵌入式系统大容量NAND Flash存储器分区管理设计

针对嵌入式系统中对大容量Flash存储器数据存储管理的需求,对大容量NAND Flash存储器分区、数据写入机制进行研究,借鉴FAT文件管理系统的理念,通过定义和动态维护分区属性数据结构的方法,建立了一种简单易行的分区管理机制,控制数据存储管理,并给出了具体的数据结构和设计流程图。结合实际工程应用进行了实验验证和分析,应用结果表明,该方法软件设计简单,资源需求低,实现了对大容量NAND Flash存储器的分区化管理,方便了用户对目标数据的快速检索定位,提高了数据使用效率,同时保证了数据存储的完整性、实时性、正确性,并大大降低了对上位机数据处理的难度。该方法的提出,为嵌入式系统中大容量Flash存储器的使用管理提供了新的思路,具有较高的实用性和推广应用价值。     

分布式计算机系统大容量存储器模块的设计与实现

文章研究目的是研究新一代飞机机载计算机中具有通用化、模块化、高速、高性能的机载大容量存储系统,满足新一代飞机综合化航空电子系统要求;文章介绍了一种应用于分布式计算机系统的大容量存储器模块的设计与实现;此设计解决了应用前景广阔的SDRAM存储器控制机制复杂,对时序要求严格,使用不方便的问题,并且解决了接口控制的可扩展性和灵活性不足和机载计算机系统中大容量SDRAM存储器的特殊要求更是难以胜任的问题;最后,通过验证证明了设计的可行性和可靠性;目前,大容量存储器模块已在机载实时容错分布式计算机系统原理样机中通过了系统验证,满足用户需求。     

一种面向软件管理内存层次的简易数据分块方法

考虑到硬件管理Cache 多级存储结构在功耗和面积方面的开销过大,众核处理器倾向于采用软件管理的多级存储结构,这就需要软件规划好程序的数据在各级存储上的布局和传输.尝试了一种依赖程序原有循环结构和问题规模的简易数据自动分块方法,根据循环层内的数据访存范围进行相应的分块,避免数据复杂的依赖关系分析,使得该方法易于在编译器中实现.同时可根据需要进一步结合程序变换如循环交换、循环联合和循环分裂等方法得到更佳的分块参数.实验结果表明,在大多数问题规模下与一般分块方法的优化性能相当,但在某些特定问题规模下能够获得较高的优化性能.     

基于程序访存模式的低功耗存储技术

与不断提升的计算能力相适应,移动手持设备上的存储系统结构越来越复杂,容量越来越大.这种趋势导致存储系统,主要是片上缓存和主存,在系统总能耗的占比中不断攀升.在当前手持设备多由电池驱动并且电池容量十分有限的情况下,存储系统的低功耗设计就显得十分重要.虽然现有的存储器件提供了一定的硬件节能支持,但是只有与应用程序的访存行为的规律相结合,才能充分发挥硬件的节能潜力.对现有的各种低功耗存储技术进行了梳理和总结,给出程序的访存模式的概念,归纳出访存模式在3个方面的内涵,并进一步详细介绍了程序的访存模式在片上缓存和主存低功耗技术中的应用.最后,展望未来结合访存模式进行低功耗存储系统研发的可能方向.     

Acyclic orientation graph coloring for software-managed memory allocation

This paper presents a novel compiler algorithm,called acyclic orientation graph coloring(AOG coloring),for managing data objects in software-managed memory allocation.The key insight is that softwaremanaged memory allocation could be solved as an interval coloring problem,or equivalently,an acyclic orientation problem.We generalize graph coloring register allocation to interval coloring memory allocation by maintaining an acyclic orientation to the currently colored subgraph.This is achieved with some well-crafted heuristics,including Aggressive Simplify that does not necessarily preserve colorability and Best-Fit Select that assigns intervals(i.e.,colors)to nodes by possibly adjusting the colors already assigned to other nodes earlier.Our algorithm generalizes and subsumes as a special case the classical graph coloring register allocation algorithm without notably increased complexity:it deals with memory allocation while preserving the elegance and practicality of traditional graph coloring register allocation.We have implemented our algorithm and tested it on Appel’s 27921 interference graphs for scalars(augmented with node weights).Our algorithm outperforms Memory Coloring,the best in the literature,for software-managed memory allocation,on 98.64%graphs,in which,the gaps are more than 20%on 68.31%graphs and worse only on 0.29%graphs.We also tested it on all the 73 DIMACS weighted benchmarks(weighted graphs),AOG Coloring outperforms Memory Coloring on all of the benchmarks,in which,the gaps are more than 20%on 83.56%graphs.     

利用虚存管理的思想实现基于SPM的动态能耗优化机制

当代高性能SoC通常引入对程序员透明的片上Cache作为对主存数据的缓冲。然而传统数据Cache受制于其容量与组关联度,因此常出现冲突的问题。本研究通过新引入的、与数据Cache共存的另一款片上存储器SPM来消除这部分冲突。我们提出了一种由MMU管理的、Cache与SPM共存的片上存储器架构。利用虚存管理的思想,将虚拟上连续、物理上离散的程序地址空间段通过的异构片上存储器进行缓冲,从而将容易引起数据Cache冲突的页,在程序执行的过程中重定位到SPM,最终得到了能耗和性能上的收益。     

频率直接数字合成器的一种存储优化方法研究

直接数字频率合成(DDS)是一种先进的频率合成技术.正弦相位-振幅映射是DDS的核心部件之一.正弦查找表方案需要较多片上存储器资源,成本较高,因而,提出了一种基于相邻采样点振幅增量的改进方案.分析改进方案的资源开销,介绍其实现技术,并以FPGA为开发平台实现了改进方案.从功能、误差、最高工作频率、资源开销等方面对改进方案进行了评估.结果表明:改进方案以较小硬件资源额外开销为代价,节约了大量片上存储器资源,同时保证最高工作频率不变.     

划分位无冲突哈希在trie树分组中的研究

随着网络带宽的不断增长,迫切需要时空高效的数据包处理技术,满足线速处理和低存储需求。在高速片上存储器上存储所有的攻击特征,可以实现对数据包的高速检测,但受限于有限的片上存储器空间。通过基于划分位构建无冲突哈希函数,实现对片上存储器有效的控制,攻击特征平均分配到trie树每层的多个组中。该结构可以在同一个芯片中实现流水并行地执行,获得比较大的吞吐量。理论及实验表明该方法在片上存储器一次就执行完复杂的完全匹配操作,显著地降低片上存储空间需求。     

基于中间点划分无冲突哈希的高速包处理

通过在高速片上存储器上存储所有的攻击特征,实现对数据包的高速检测。针对有限的片上存储器空间,提出一种新的基于中间点划分无冲突哈希函数的trie树结构,将攻击特征串平均分配到trie树每层的多个组中,实现对片上存储器有效的控制。通过在同一个芯片中采用流水并行方式执行查询操作,获得更高的吞吐量。存储中间点的空间复杂度为O(n),哈希表的构建时间随攻击特征数量线性增长。实验结果表明：该方法降低了片上存储空间需求,在片上存储器只需执行一次即可完成特征匹配操作。     

Direct distributed memory access for CMPs

On-chip distributed memory has emerged as a promising memory organization for future many-core systems, since it efficiently exploits memory level parallelism and can lighten off the load on each memory module by providing a comparable number of memory interfaces with on-chip cores. The packet-based memory access model (PDMA) has provided a scalable and flexible solution for distributed memory management, but suffers from complicated and costly on-chip network protocol translation and massive interferences among packets, which leads to unpredictable performance. In this paper we propose a direct distributed memory access (DDMA) model, in which remote memory can be directly accessed by local cores via remote-to-local virtualization, without network protocol translation. From the perspective of local cores, remote memory controllers (MC) can be directly manipulated through accessing the local agent MC, which is responsible for accessing remote memory through high-performance inter-tile communication. We further discuss some detailed architecture supports for the DDMA model, including the memory interface design, work flow and the protocols involved. Simulation results of executing PARSEC benchmarks show that our DDMA architecture outperforms PDMA in terms of both average memory access latency and IPC by 17.8% and 16.6% respectively on average. Besides, DDMA can better manage congested memory traffic, since a reduction of bandwidth in running memory-intensive SPEC2006 workloads only incurs 18.9% performance penalty, compared with 38.3% for PDMA.     

解决中央处理器运算速度与内存系统性能矛盾的一种方案

中央处理器-存储器集成是解决当前处理器运算速度与传统的存储器系统性能滞后的一种新思路。文章运用一个简单的评价模型和模拟运行,分析了几种处理器-存储器集成的方案。     

关于中央处理器-存储器集成的讨论

在处理器运算速度持续提高的情况下，传统的存储器系统已经成为严重的性能瓶颈。中央处理器－存储器集成是一种有良好应用前景的新思路。通过一个简单的评价模型和模拟运行数据，分析了几种处理器－存储器集成方案的优劣，为未来的进一步研究提供参考。