基于蚁群算法的逻辑函数化简

仿真硬件是一种新近发展起来的将仿真优化算法的思想应用于硬件物理结构设计的技术,特别是电子系统的设计.针对代数法和卡诺图法难以化简规模很大的逻辑函数问题,提出使用蚁群算法处理大规模逻辑函数化简.详细阐述了蚁群算法处理逻辑函数化简问题模型以及重要技术实现.试验表明演化硬件设计方法能够化简规模很大的逻辑函数.     

用函数型可编程器件实现演化硬件

演化硬件通过演化的方法实现电路的功能，可看作是演化算法和可编程逻辑器件的有机结合，目前所面临的问题是化速度太慢，要解决此问题必须从算法和器件结构入手，本文提出函数型（树型结构函数）可编程器件作为演化硬件的结构提高了编码效率，加快了演化速度，实现了ＧＡＬ作为演化硬件结构不能实现的四位比较器。     

逻辑函数表达式的化简

在设计制作数字电路时,经常要化简逻辑函数表达式,本文介绍了化简逻辑函数表达式的方法,重点讲解了应用卡诺图方法化简表达式的技巧。     

关于逻辑函数化简方法的研究

变量个数大于6的逻辑函数可以称为高变量逻辑函数.逻辑函数的化简方法有公式法和图形法两种.一般认为,对于高变量逻辑函数的化简,图形法没有实用价值.本文观点与此不同,认为图形法对于高变量逻辑函数的化简仍然具有实用价值,同时提出了用图形法化简高变量逻辑函数的具体方法.提出并证明了一个定理,该定理揭示了将高变量逻辑函数转化为低变量逻辑函数并用小卡诺图来化简的一般意义和实用意义.通过本文,进一步丰富和完善了数字系统的设计工具--布尔代数的理论和实践.     

逻辑函数的卡诺图化简法

从卡诺图化简法与公式化简法的比较入手,说明卡诺图化简法的优点及适用范围,阐述了卡诺图的特点、最小项的定义和性质、用卡诺图化简逻辑函数的基本原理以及化简是否达到最简形式的判定标准。然后给出了具体实例来诠释卡诺图化简法并给出其应用的一般步骤。最后总结出卡诺图化简法易出错的几种情况,从而得出用卡诺图化简逻辑函数的一般方法。     

基于改进遗传算法的逻辑函数化简

代数法和卡诺图法是经典的逻辑函数化简方法,但它们难以化简规模大的逻辑函数,采用演化算法实现逻辑函数化简,能化简规模大的逻辑函数,但计算时间比较长;针对代数法、卡诺图法和演化算法的不足,提出了改进遗传算法应用于逻辑函数化简,新方法主要采用改进种群初始化方式和约束进化方向的措施;仿真表明,新方法能减少无效搜索,极大地提高进化速度,减少计算时间,新方法为规模大的逻辑函数化简提供新思路,在工程上有应用价值。     

论逻辑函数卡诺图化简的“标记法”规则

逻辑函数的化简常用代数法和卡诺图法两种,二者相比而言,卡诺图法具有方法独特、容易掌握、一目了然等特点被广泛应用。但对于初学者来说,对卡诺图的化简从认识、掌握到熟练应用需要一个过程。本文介绍卡诺图化简的一种极易掌握又应用方便的方法——卡诺图的"标记法"规则。实践证明,该方法对于卡诺图化简的认识和应用具有非常良好的教学效果。     

计算机辅助卡诺图化简逻辑

随着电子技术的迅速发展，卡诺图已经成为逻辑设计中常用的一种数学工具。由于卡诺图形象、直观。能把各种复杂的逻辑函数用图形表示出来。因此，卡诺图在电子技术中得到了广泛的运用。在数字电路中，逻辑函数的表示方法有：真值表，函数表达式，逻辑图以及卡诺图。卡诺图的人工化简逻辑函数历来为试凑法，无一定规律可循，繁琐而且易出错。而用计算机辅助卡诺图来化简逻辑函数的方法将克服人工算法的缺点，使化简更方便有效。     

计算机辅助卡诺图化简逻辑

随着电子技术的迅速发展,卡诺图已经成为逻辑设计中常用的一种数学工具。由于卡诺图形象、直观,能把各种复杂的逻辑函数用图形表示出来。因此,卡诺图在电子技术中得到了广泛的运用。在数字电路中,逻辑函数的表示方法有:真值表,函数表达式,逻辑图以及卡诺图。卡诺图的人工化简逻辑函数历来为试凑法,无一定规律可循,繁琐而且易出错。而用计算机辅助卡诺图来化简逻辑函数的方法将克服人工算法的缺点,使化简更方便有效。     

硬件演化原理及实现方法研究

文章对基于Virtex系列FPGA的硬件外部演化技术进行了研究，对演化算法的流程进行了分析，介绍了演化硬件的概念、原理、JBits API软件以及Virtex器件结构。基于JBits软件，采用外部演化的方式对电路进行演化，并通过仿真实例证明了这种方法的有效性。     

用于模糊控制器设计的遗传算法研究

将遗传操作用于模糊规则和控制器参数编码，实现输入变量的合理组合、模糊规则的获取和控制器参数的优化，设计者仅需给出一个运行遗传算法(GA)的个体适应度函数。同时将模拟退火算法(SA)用于优化控制器参数，这种GASA混合优化策略在模糊控制器设计中取得了良好的效果。实例表明了算法的有效性。     

部分三值逻辑中Sheffer函数的判定算法

根据部分多值逻辑的完备性理论和部分三值逻辑中准完备集的最小覆盖,给出部分三值逻辑中Sheffer函数的判定算法。     

可用于演化硬件的改进自适应遗传算法研究

为提高演化硬件在演化过程中的收敛速度,以解决其可扩展性问题,研究了标准遗传算法的3个遗传算子,分析了进化不同阶段对遗传算子的不同要求及其对收敛速度的影响.在Srinivas的自适应策略和基于阶段进化的自适应策略的基础上,提出一种新的针对变异算子的自适应策略,并在轮盘赌选择方式中加入适应值标度变换.结合实例,对改进后的算法进行了仿真,结果表明了加入适应值尺度变换和新的自适应策略后,算法的收敛性有所提高.     

逻辑系统Ht中三-I算法的另一种证明

在讨论Ht代数的一些性质的基础上,得到系统Ht中的三I算法的另一种证明。指出多值逻辑系统Ht中的三I算法是P还原算法,并解决了Ht中的FMT问题。在多值逻辑系统Ht中,若令t=1,则得到多值逻辑系统W。所以多值逻辑系统Ht中的结论在t=1的情况下就是多值逻辑系统W中的结论。     

基于遗传算法的模糊逻辑系统滚动学习方法

基于遗传算法的模糊逻辑系统滚动学习方法是一种局部优化策略，它针对参数空间内的局部区域，由区域内输入输出数据对提取模糊规则，并对规则参数进行调整，参数学习采用差分进行化算法，采用既包含区域内数据，又包含区域外数据的滚动数据窗技术，保证对局部模糊规则的参数调节不致影响系统在相邻区域的逼近性能，算法在保证精度的前提下大大减少了计算量，使遗传算法能应用于模糊逻辑系统的在线学习。     

基于函数级FPGA原型的硬件内部进化

电路进化设计是现阶段可进化硬件（EHW）研究的重点内容，针对制约进化设计能力的主要“瓶颈”，该文提出并讨论了一种简洁高效的内部进化方法，包括基于函数变换的染色体高效编码方案，与之配套的函数级FPGA原型和进化实验平台以及在线评估与遗传数自适应方法等，交通灯控制器，4位可级联比较器等相对复杂且具应用价值的电路的成功进化，证明该方法适用于组合，时序电路的进化设计，并可显著地减少运算量，提高进化设计的速度和规模。     

概率逻辑系统是与集合代数同态的布尔代数

联结词的本质是命题的运算,只有对所有命题都适用的真值函数才能用于定义联结词.概率逻辑中由于命题的内涵相关性,任何[0,1]上的函数都不能完全适用于任意命题的运算,概率逻辑的联结词不能定义成真值函数.各种算子可以作为一种计算方法使用和研究,但不能代表一个逻辑系统研究系统的性质.概率逻辑系统是概率空间的逻辑表示,是与概率空间中的事件域(集合代数)同态的布尔代数.用事件域上的集合函数精确定义各种联结词,与经典二值逻辑相容,与事实相符,能够在经典逻辑框架内实现概率命题演算.     

数字系统硬件在线进化技术研究

电路的在线进化设计是通过演化的方式实现电路的功能,可视为进化算法与可编程逻辑器件的结合;针对制约进化设计能力的主要“瓶颈”一染色体过长导致进化设计受限,文中一方面结合FPGA中的逻辑资源,采用基于LUT（查找表）逻辑功能与连线的分段编码方案,降低染色体长度,另一方面,采用了改进了的进化策略（ES）,以克服算法的早熟并加快收敛速度;文中以两位乘法器电路的在线进化作为实例,给出了具体的实现方法。