改进的数字Costas环设计与实现

为解决传统Costas环在多路载波提取中占用资源量大以及在数字下变频中消耗现场可编程门阵列资源过多的问题,提出一种采用逻辑控制模块代替直接数字合成器模块的方法,设计并实现数字Costas环路.该方法适用于阵列雷达信号等多路载波信号处理,能够实现环路载波的快速提取,节约25％的硬件资源.     

基于FPGA的全数字Costas环的设计与实现

介绍了传统模拟Costas环路存在的问题,通过对Costas环路原理的分析,利用连续时间域与离散时间域之间的变换关系,推导出Costas环路的离散模型,据此阐述了环路各模块参数的计算及电路设计。最后利用FPGA对Costas环载波恢复电路进行了实现,并给出了所实现的RTL原理图。     

直扩信号数字载波环的FPGA设计与实现

在DSSS(直接序列扩频)系统中,载波同步是关键技术之一,其同步时间及精度在一定程度上直接影响着整个系统性能的优劣。结合一个具体的工程实例,以FPGA为设计平台,对BPSK调制方式的DSSS信号Costas环载波恢复电路进行了设计,详细阐述了全数字化Costas环路各部件的参数设计方法。最后给出了实现后的仿真测试数据,仿真结果表明,该Costas环路具有十分优良的性能(输入信噪比为0dB时,环路锁定后相位抖动小于5度)。     

基于改进Costas环的高精度数字BDPSK通信系统的FPGA实现

随着软件无线电数字通信系统的应用,使用大规模可编程器件FPGA的技术成为数字通信系统研究的热点。在高精度BDPSK系统中,基于传统Costas环的载波提取会占用FPGA器件的较大资源,采用改进的Costas环进行载波同步提取,节省了较多乘法器和加法器,提高了载波提取的运算速度。基于改进Costas环设计的14位数据端高精度BDPSK数字通信收发系统,将所有基本的单元器件集成在一块可编程FPGA芯片上,提高了系统的集成度,增加了电路的可靠性。同时,系统参数及输出数据位宽均可通过编程调整。这种可编程的数字通信系统具有良好的应用前景。     

一种低信噪比下8PSK的快速载波同步及FPGA实现

传统的8PSK频偏估计方法通常需要上百个符号完成,其优点在于能够实现较大的载波频偏补偿,但是同步时间较长,不适用于短时突发通信条件下的快速载波频偏估计。特别是在低信噪比下,更是很难达到快速锁定的目的。基于在低信噪比条件下,数据包长度有限的短时突发通信,提出了一种8PSK快速载波同步的方法,并在FPGA上得到实现。经验证,该方法实现简洁有效,硬件开销小,同步时间短。     

直扩QPSK系统中Costas环原理及其实现

介绍了某直接序列扩频、QPSK调制系统接收通道中四相Costas载波跟踪环的原理及其基于DSP+FPGA的实现。着重论述了跟踪环的鉴相特性和环路滤波器的设计和参数计算。     

基于CORDIC算法的载波同步锁相环设计和实现

研究了一种利用CORDIC算法的矢量及旋转模式对载波同步中相位偏移进行估计并校正的方法.设计并实现了基于CORDIC算法的数字锁相环.通过仿真,验证了设计的有效性和高效性.     

OFDM接收机载波同步的FPGA实现

基于IEEE802.11a前导结构介绍了一种OFDM接收机载波同步的FPGA实现方法.提出了FPGA实现的硬件结构和简化算法.并对该结构使用硬件描述语言建模并进行modelsim仿真.     

适用于高阶QAM的改进型Costas环研究

为提高高阶正交幅度调制(QAM)解调中载波恢复的收敛速度及跟踪稳定性,基于软件无线电设计思路和传统科斯塔斯(Costas)环基本原理,提出一种改进型Costas环的研究方法。该方法采用符号鉴相器代替传统的乘法器鉴相器,设计的环路滤波器运用多系数调整取代传统的一组系数调整。以1024QAM信号解调为例,通过使用Matlab/Simulink下的System Generator工具箱对解调系统建模仿真,以验证其载波恢复性能。仿真结果表明,改进的Costas环能准确地对接收的高阶QAM信号进行载波恢复,且与传统算法相比,改进后的环路跟踪平稳、收敛速度更快速、误码率更低,较好地改善了通信质量。     

基于Costas环的OFDM载波同步算法

针对目前OFDM载波同步算法复杂度高、极耗FPGA资源的问题,提出一种改进方法:对频偏的捕获,在联合使用9个短前导序列和长前导序列估计算法的基础上,采用鉴频环路的方法来消除算法中的除法和取模运算;对于跟踪部分,在使用导频跟踪频偏的基础上,利用Costas环估计相位和剩余频偏;最后综合捕获和跟踪进行系统仿真,得到频偏估计的精度高,范围大,且系统复杂度大大降低的结果.     

Simulation of Analog Costas Loop Circuits

The analysis of stability and numerical simulation of Costas loop circuits for the high-frequency signals is a challenging task. The problem lies in the fact that it is necessary to observe very fast time scale of input signals and slow time scale of signal s phases simultaneously. To overcome this difficulty, it is possible to follow the classical ideas of Gardner and Viterbi to construct a mathematical model of Costas loop, in which only slow time change of signal s phases and frequencies is considered. Such an construction, in turn,requires the computation of phase detector characteristic, depending on the waveforms of the considered signals. In this paper, the problems of nonlinear analysis of Costas loops and the approaches to the simulation of the classical Costas loop, the quadrature phase shift keying(QPSK) Costas loop, and the two-phase Costas loop are discussed. The analytical method for the computation of phase detector characteristics of Costas loops is described.     

基于FPGA的数字Costas锁相环路的设计

介绍了应用EDA技术设计嵌入式全数字Costas锁相环路的方法．建立了连续域环路线性模型，给出环路方程，并利用连续域和离散的变换关系，即Laplace变换和Z变换的关系，由连续域环路的线性相位模型推导出了离散域环路的线性相位模型，由此来讨论二阶Costas环路在离散域实现方法，讨论了离散域中环路滤波器的传递函数及实现，讨论了DCO的离散设计方法及实现，并采用从逻辑电路的顶层到底层以及模块化的设计思想，用VHDL缟程语言，通过逻辑综合和仿真，可缟程逻辑器件FPGA予以实现．     

基于载波表的GPS载波跟踪环路研究

实时GPS软件接收机可以使用查找表的方法得到本地复现载波以减少运算量。载波表是由一组具有一定频率间隔和固定初始相位的正弦和余弦信号组成。传统的载波跟踪环路无法使用具有离散频率和不连续相位的复现载波完成GPS载波跟踪。针对这一问题,使用相位补偿算法对载波进行相位补偿,设计了基于载波表的载波跟踪环路。仿真结果表明该载波跟踪环路能有效实现GPS信号的载波跟踪,且与传统的载波跟踪环路相比仅有微小的信噪比损失和频率跟踪精度衰减,可用于实时GPS软件接收机设计。     

FLL辅助PLL载波跟踪环路误差分析

在GPS接收机中,为了跟踪多普勒变化率,需要采用三阶锁相环;为了增大跟踪的动态范围需要锁频环进行辅助跟踪。为了分析二阶锁频环辅助下的三阶锁相环的跟踪误差,建立了环路的数学模型,重点分析和推导了环路的热噪声误差。通过Simulink仿真验证了误差公式的正确性,为以后的环路优化提供了参考。     

数字直扩接收机中同步环路设计与仿真

同步是扩频通信系统中的一个重要问题。该文详细介绍了直接序列扩频（DSSS）通信系统中，数字科斯塔斯（Costas）环、数字延迟锁定环（DLL）的工作原理和环路中二阶环路滤波器的设计方法，并根据该原理提出了一种新的码环实现方案。使用Matlab对数字直扩接收机进行了仿真。不同环路滤波器参数下环路捕获性能的仿真结果及系统解调误码率证明了该环路滤波器在Costas环和DLL环中的正确性和实用性。其较好地解决了直扩系统中载波和伪码精确同步的问题。该文所设计的数字直扩接收机可有效地应用于CDMA及GPS等系统之中。