基于NIOS的SCSI应用系统设计

介绍一种基于可编程片上系统和处理器软核技术的SCSI应用系统的设计方案,其应用系统控制核心选用了基于NIOS软核的微处理器,将SCSI控制单元的外部主机处理器,DMA数据通道控制和数据缓存控制逻辑等集成在1片FPGA上实现,在能充分利用逻辑器件资源的同时,使得设计更紧凑、灵活、高速和可靠。     

基于SOPC的嵌入式WTB网络控制节点机的研制

探讨一种基于可编程片上系统的嵌入式绞线式列车总线(WTB)网络控制节点机的研制方案。该方案采用FPGA作为核心器件，将Altera 的NisoII软核处理器与WTB控制逻辑集成在单片FPGA 内，取代了原来的工控节点机和控制部件相组成的方案。减小了产品的体积和重量，降低了硬件开发成本。该文给出了系统的总体设计方案，并分析了测试结果。     

基于 NiosII 的音频信号分析仪设计

文中研究了一种基于傅立叶变换和 Nios 软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪.该仪器通过 Avalon-ST 总线有效的把 FFT IP 核与 Nios 软核处理器有机的结合起来,在 FPGA 芯片上配置 NiosII 软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势.设计中,在 Altera EP2C35系列 FPGA 芯片中嵌入 NiosII 软核处理器,使之集成在一片 FPGA 上,开发效率高、灵活性强,能较好地满足的市场需求     

模块化机器人嵌入式多核主控制器设计

针对模块化机器人控制,提出一种基于FPGA的片上多核主控制器设计方案。利用SOPC技术在单一芯片上设计两个完全不同结构的核心:Nios II软核处理器和协处理器。详细介绍了机器人控制的路径规划流程、Nios Ⅱ软核体系、协处理器的构架及接口以及基于SOPC的片上多核系统实现。实验结果验证了多核主控制器设计的可行性。     

基于SOPC技术的光纤通道网络接口卡的设计与实现

介绍了一种基于可编程片上系统(SOPC)的光纤通道(FC)网络接口卡(NIC)的总体设计方案;该方案采用了NiosⅡ软核处理器的嵌入式技术;并将NiosⅡ软核处理器和网络接口卡的控制逻辑集成在一块FPGA芯片中;且数据的发送和接收采用流水技术。测试结果表明该设计方案达到了设计要求,通信性能稳定可靠;该方案极大地提高了系统的集成度和稳定性,使NIC的通信协议得到了极大的简化;由于能够灵活的自定义外设,因此也能够加快NIC开发速度。     

基于NiosⅡ的音频信号分析仪设计

文中研究了一种基于傅立叶变换和Nios软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪。该仪器通过Avalon—ST总线有效的把FFT IP核与Nios软核处理器有机的结合起来,在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势。设计中,在AlteraEP2C35系列FPGA芯片中嵌入NiosⅡ软核处理器,使之集成在一片FPGA上,开发效率高、灵活性强,能较好地满足的市场需求。     

基于系统级FPGA/CPLD的SoPC嵌入式开发研究

针对基于系统级FPGA／CPLD的SoPC嵌入式设计特点，介绍采用SoPC Builder设计工具有选择地将处理器、存储器、I／O等系统设计所需的IP组件集成到PLD器件上，也可以通过自定义用户逻辑集成到PLD器件上的开发方法，构建高效SoC。文中分析了嵌入式处理器Nios软核的特性，并给出了基于Nios内核的SoPC软硬件开发流程和白定义用户逻辑的软硬件设计过程。     

基于FAS466的高速CCD相机数字视频实时存储系统设计

为了满足高帧频、大面阵CCD相机数字视频实时存储要求,设计出基于SCSI协议处理器(FAS466),脱离计算机平台的图像数据直接存储系统。该系统采用FPGA芯片编程实现DMA控制功能,从而协调SCSI协议处理器实现数据的传输。此外,系统采用双硬盘交替存储方案以提高存储速度,实现存储流量达70MBps。本文介绍了该设备的系统结构和软硬件设计方法。     

星载可重构计算机硬件验证平台设计

随着片上系统SoPC设计技术与大规模可编程逻辑器件的发展，嵌入式处理器在可编程器件上的实现得到了广泛的应用。介绍了一款基于VirtexⅡ XC2V3000的星载可重构计算机硬件验证平台的设计。在介绍该处理器内部结构的基础上，详细给出了硬件原理图和PCB布局布线的设计，并且阐述了硬件平台搭建完成后的测试和验证的步骤。此设计对于类似的嵌入式处理器的硬件设计具有一定的借鉴作用。     

基于NiosⅡ的智能多接口片上系统设计

设计了一种基于NiosⅡ处理器的片上系统(SoC),集成了NiosⅡ处理器IP、PCI接口IP、网络接口IP以及基于Wishbone总线的串行接口IP核、CAN接口IP核等。系统具有可重配置、可扩展、灵活、兼容性高、功耗低等优点,适合于片上系统开发与应用。本设计使用Verilog HDL硬件描述语言在QuartusⅡ环境下进行IP软核设计、综合、布局布线,在Model Sim下完成功能、时序仿真,在SoPC下完成系统的定制与集成,在NiosⅡ IDE环境下完成片上系统软件程序的开发,最后在FPGA器件上实现了智能多接口功能的片上系统。     

基于Avalon总线的计数器接口IP核设计及应用

在控制领域,随着基于FPGA的NIOS Ⅱ软核处理器的广泛应用,NIOS Ⅱ的Avalon总线与外设的接口IP(知识产权)核的研究就显得很有价值.该设计结合FPGA实现了编码器脉冲的整形、滤波、倍频、鉴相、计数和锁存功能,然后运用Verilog语言完成了计数模块与Avalon总线的接口IP核设计,最后采取SOPC(可编...     

基于NIOS Ⅱ的VGA控制器IP核的设计

针对LCD控制器IP核只能显示数字和英文字母的问题,提出了一种基于NIOSⅡ的VGA控制器IP核的设计方法,给出了VGA工作原理,介绍了VGA控制器的设计,详细阐述了VGA控制器IP核的设计,即将设计好的VGA控制器安装到SOPC Builder中,最后将VGA控制器IP核添加到NIOSⅡ系统中进行了测试验证。测试结果表明,该IP核可显示多种图形、图象、文字,并可实现动画效果,具有一定的实用价值。     

基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计研究

介绍了利用NIOSⅡ软核处理器设计嵌入式测试系统的两类系统架构,详细讲述了基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计方法;最后结合EP2C8Q-208C8型FPGA芯片,利用Verilog语言描述A/D芯片的工作时序逻辑,利用NIOSⅡ软核处理器设计串口处理单元,将A/D采集的数据通过串口发送到计算机显示。实践表明,利用NIOS II软核处理器设计嵌入式测试系统,具有开发周期短,系统集成度高,功能灵活多样等特点,与传统利用单片机设计嵌入式测试系统相比,具有时钟频率高、运行速度快、调试方便等特点,是一种值得推广的嵌入式测试系统设计方法。     

双NIOSⅡ软核系统在潮流能发电中的应用

开发海洋潮流能对缓解能源危机具有重要意义,电力变换系统是潮流能发电系统的关键技术之一。提出了一种利用SOPC技术实现潮流能发电电力变换控制系统的设计方法,采用单片高性能FPGA芯片构建双NIOSⅡ软核系统,其中一个NIOSⅡ处理器负责系统任务调度和能量管理,一个NIOSⅡ处理器负责电力变换控制和异常诊断。针对电力变换系统的信息数据特点,提出了基于RAM、FIFO、GPIO的双NIOSⅡ处理器握手机制,并给出了系统的具体设计实现。该双NIOSⅡ处理器系统提高了系统的任务调度灵活性、控制算法处理速度和应急处理能力。     

Experience with a Hybrid Processor: K-Means Clustering

We discuss hardware/software co-processing on a hybrid processor for a compute- and data-intensive multispectral imaging algorithm, k-means clustering. The experiments are performed on two models of the Altera Excalibur board, the first using the soft IP core 32-bit NIOS 1.1 RISC processor, and the second with the hard IP core ARM processor. In our experiments, we compare performance of the sequential k-means algorithm with three different accelerated versions. We consider granularity and synchronization issues when mapping an algorithm to a hybrid processor. Our results show that speedup of 11.8X is achieved by migrating computation to the Excalibur ARM hardware/software as compared to software only on a Gigahertz Pentium III. Speedup on the Excalibur NIOS is limited by the communication cost of transferring data from external memory through the processor to the customized circuits. This limitation is overcome on the Excalibur ARM, in which dual-port memories, accessible to both the processor and configurable logic, have the biggest performance impact of all the techniques studied.     

基于SOPC的边界扫描测试控制器IP核设计

在研究边界扫描数字电路测试技术标准IEEE1149.1的基础上,采用SOPC设计技术,用FPGA设计实现了一款基于Avalon总线的边界扫描测试总线控制IP核,与其它复用IP核可形成以NIOS Ⅱ处理器为核心的通用数字电路边界扫描测试控制器,该控制器产生符合IEEE1149.1标准的测试信号控制被测边界扫描系统,进行各种边界扫描测试;该IP核的成功设计,为基于边界扫描的电子系统机内自测试系统的实现,奠定了坚实的应用基础。     

基于EP2C8Q208C8型FPGA等精度频率测量仪设计

设计一种以Altera公司生产的CycloneII系列EP2C8Q208C8器件为核心实现高精度计数功能频率测量仪,本频率测量仪对传统的等精度测量方法进行改进,采用SOPC设计技术对NIOS II软核处理器进行浮点数据运算处理。整个电路采用模块化设计,系统测量精度高,频率测量范围为1Hz--10MHz,并利用液晶显示器对测量的频率进行实时显示,可读性好。     

基于NIOS II的嵌入式网络接口设计

阐述了基于N IOS II软核处理器和以太网控制芯片RTL 8019A S的网络接口设计。简要介绍了基于FPGA的SOPC(System On P rogramm ab le Ch ip,简称可编程片上系统)技术,给出了网络接口的软硬件的设计和实现。此设计增强了系统的灵活性,并且结构简单适应于不同应用领域对接入网络的需求。