无螺旋电感的小面积SiGe HBT宽带低噪声放大器

设计了一款无螺旋电感的1~6 GHz频段的小面积高性能SiGe HBT宽带低噪声放大器(wideband low noise amplifier,WLNA).采用具有优良阻抗匹配特性的共基放大器作为输入级,并采用噪声抵消技术抵消其噪声达到输入噪声匹配;共射放大器作为输出级,有源电感替代螺旋电感实现电感峰化技术来扩展频带宽度、提高增益的平坦度.基于Jazz 0.35μm SiGe BiCMOS工艺,完成了版图设计,WLNA的版图尺寸仅为105μm×115μm,与使用螺旋电感的WLNA相比,芯片面积大大减小.利用安捷伦公司的射频/微波集成电路仿真工具ADS进行了验证.结果表明:该WLNA在1~6 GHz频段内,S21>16 dB,NF<3.5 dB,S11<-10 dB,S22<-10 dB.对于设计应用于射频前端的小面积、低成本、高性能的单片WLNA具有一定的指导意义.     

3～6GHz SiGe HBT Cascode低噪声放大器的设计

基于Jazz 0.35μm SiGe工艺设计一款满足UWB和IEEE802.11a标准的低噪声放大器.采用并联电感峰化技术与Cascode结构来展宽带宽;完成了芯片版图的设计,芯片面积为1.16 mm×0.78 mm;在带宽为3～6 GHz范围内,最大增益为26.9 dB,增益平坦度为±0.9 dB.放大器的输入输出匹配良好,其回波损耗S11和S22均小于-10dB,输入与输出驻波比小于1.5,1 dB压缩点为-22.9 dBm.在整个频段内,放大器无条件稳定.     

改善放大器噪声性能的SiGe HBT几何参数优化设计

研究有源器件SiGe HBT的几何参数对单片低噪声放大器(LNA)噪声性能的影响.基于0.35μm SiGeBiCMOS工艺,研制了4款采用不同几何参数的SiGe HBT LNA.实验结果显示,在给定的偏置条件下,当发射极宽长比较小时,小范围改变发射极宽度对噪声系数(NF)改善微弱,但适当增长发射极条长和增加发射极条数明显降低了NF,且不牺牲增益.另外,与采用其他几何尺寸的SiGe HBT LNAs相比,选用器件发射极面积为AE=4μm×40μm×4的LNA性能最优,在0.2～1.2 GHz内获得低至2.7 dB的噪声系数,高达26.7 dB的相关增益和最接近于50Ω的最佳噪声源阻抗.由于没有使用占片面积大的电感,放大器芯片面积仅为0.2 mm2.     

基于变压器反馈的平坦噪声系数超宽带CMOS低噪声放大器

在系统中集成超宽带(UWB)收发机芯片用于支持室内定位正成为移动通信终端技术发展的一个重要趋势.在超宽带收发机中,低噪声放大器(LNA)是一个核心功能模块.超宽带的全频段(3.1～10.6 GHz)覆盖要求给低噪声放大器的设计带来了巨大挑战,尤其是需要在宽带匹配及在带内维持平坦的噪声系数的情况下.传统的低噪声放大器架构应用在超宽带设计时,噪声、增益和输入匹配之间存在较明显的性能折中关系,因此无法达到良好的综合性能指标要求.本文采用基于变压器反馈的输入匹配的第一级架构和多功能第二级输出驱动结构,实现了平坦的噪声系数和高增益等性能.基于TSMC 65 nm工艺设计的电路仿真结果表明,该低噪声放大器在3.1～10.6 GHz全频段内,可实现输入匹配S_(11)-10 dB,增益17 dB,噪声系数2.71±0.28 dB,1-dB压缩点-17.5 dBm等指标,电路整体功耗为32.8 mW.因此,综合性能Ⅰ(FoM-Ⅰ)和综合性能Ⅱ(FoM-Ⅱ)分别可达2.32和0.41.     

基于ADS的2GHz低噪声放大器设计

该文根据对晶体管结构和低噪声放大器原理的分析,利用ADS软件设计了一个低噪声放大器。通过采用HBT晶体管,设计偏置电路、负反馈电路和输入输出匹配电路,实现在2GHz频率下,低噪声放大器绝对稳定,增益大于13dB,噪声系数低于1．0dB,输出驻波比小于1．3,输入驻波比小于2．5。     

新型3.1～6GHz高增益超宽带低噪声放大器

在传统的窄带达林顿结构放大器基础上,提出一种新型高增益超宽带达林顿结构低噪声放大器.该放大器采用高频低噪声晶体管,采用电感补偿技术和正实电阻补偿技术,保持了达林顿放大器高增益的优点,而且也取得了低噪声、良好输入输出匹配和宽带稳定性.通过优化设计,新型放大器在3.1～6 GHz内,增益S21高达21 dB,变化不超过0.3 dB,噪声系数F为1.5～2.1 dB,输入输出反射系数S11和S22都小于-14 dB,在宽带内保持稳定.     

一款用于超宽带接收系统的3 GHz-5 GHz低噪声放大器

设计了一种基于共源结构的两级级联超宽带低噪声放大器.该低噪声放大器采用了源端电感和四分之一阻抗变换器,在不恶化电路噪声系数的情况下具有较好的输入匹配.通过使用GaAs赝调制掺杂异质结场效应晶体管( pHEMT)器件,在PCB板上实现了低噪声放大器的加工,加工测试结果与原理图仿真结果基本符合.测试结果表明,该低噪声放大器的增益达到12±1.5 dB,最小噪声系数为1.8 dB,输入输出匹配结果良好.     

基于变压器反馈的紧凑型宽带低噪声放大器

运用变压器反馈技术,基于65 nm CMOS工艺设计了一款紧凑型宽带低噪声放大器。电路采用两级共源共栅结构,基于变压器的输入匹配网络实现了宽带输入匹配,漏源正反馈提高了电路的增益,漏源负反馈增强了其稳定性,电路总面积仅为0.156 mm²。仿真结果表明,设计的宽带低噪声放大器的最大增益为18.2 dB,3dB带宽为31～45 GHz, 1 dB带宽为32～44 GHz。在36 GHz时,最低噪声系数为4.5 dB,1dB带宽内噪声系数均低于5.2 dB。     

基于IEEE802.11a全集成低噪声放大器的设计

针对传统的宽带LNA普遍存在噪声系数大、芯片面积相对较大等不足,采用0.18 μm CMOS工艺设计了一种基于IEEF802.11a的全集成低噪声放大器(LNA),选用源级电感负反馈电路,实现了良好的输入匹配.调整偏置电压和MOS管的宽长比进行了噪声优化.后仿真结果表明,在5.15～5.825 GHz的频带范围内,增益S21大于16.03 dB,增益平坦度为1.51 dB,最大噪声系数和输入三阶截点分别为2.565 dB、-2.15 dBm.采用1.8V电源供电,电路总功耗约为13.29mW.     

400MHz～2.4GHz宽带低噪声放大器设计

采用0.15μm砷化镓赝配高电子迁移率晶体管工艺,设计一款频率400 MHz~2.4GHz宽带低噪声放大器。采用两级级联结构,将前级放大器的输入阻抗匹配到最佳噪声阻抗得到最小噪声;后级放大器采用负反馈结构得到较宽的工作频带;级间引入失配补偿方法,即在晶体管增益滚降处引入高频增益,使得放大器工作频带拓宽,提高带内平坦度。仿真结果表明,该低噪声放大器工作频率为400 MHz~2.4GHz,频带内噪声系数为1dB,增益为34dB,增益平坦度为3.1dB,回波损耗优于-10dB,满足了低噪声、超宽带和高平坦度的要求。     

兼容5G毫米波n257和n258频段的氮化镓低噪声放大器设计研究

基于100 nm的氮化镓(Gallium Nitride, GaN) 高电子迁移率晶体管(High Electron Mobility Transistor, HEMT) 工艺设计了一款毫米波低噪声放大器(Low Noise Amplifier, LNA) 单片式微波集成电路(Monolithic Microwave Integrated Circuit, MMIC) 芯片。该款低噪声放大器采用三级级联的拓扑结构,对带宽、噪声和增益进行了联合优化设计。测试结果显示,工作频率范围覆盖24~30 GHz,可兼顾5G毫米波n257(26.5~29.5 GHz) 和n258(24.25~27.5 GHz) 频段,噪声系数可达到2.4~2.5 dB的水平,小信号增益在21.1~24.1 dB之间,输出1 dB功率压缩点大于14.4 dBm的水平。     

CMOS低噪声放大器Miller效应分析与噪声优化

根据反馈分解理论将晶体管栅漏电容分解等效到放大器输入输出两端,研究了栅漏电容对低噪声放大器(LNA)输入阻抗和噪声系数的影响.基于分析结果对阻抗及噪声公式进行了修正,提出功耗约束条件下的LNA噪声优化方法.设计的2.4 GHz LNA基于中芯国际(SMIC) 0.18 μm RF CMOS工艺,版图后仿结果表明：在1.2 V的工作电压下,该低噪声放大器直流功耗仅为2.4 mW,噪声系数为1.0 dB,功率增益为16.3 dB,输入输出反射损耗均小于-22 dB,三阶互调点IIP3为-3.2 dBm.相比已有的设计,根据修正公式设计的LNA在功耗、输入阻抗匹配、噪声系数等性能指标上有较大的改善.     

一种增益可多重调节的低功耗双频段低噪声放大器

为了同时满足无限局域网(wireless local area network,WLAN)和新一代无限保真(wireless fidelity,WIFI)无线通信标准,设计实现了一款增益可多重调节的低功耗双频段低噪声放大器(dual-band low noise amplifier with multiple gain-tunability,MGT-DBLNA).输入级采用串-并联谐振滤波网络以实现双频段输入匹配.放大级采用可调谐的有源电感作负载和偏置电压可变的电流复用结构,一方面,可通过调节有源电感的外部偏压和偏置电路的电压2种不同方式,对MGT-DBLNA的增益进行单独或联合调节,另一方面降低了功耗.输出级采用由电流镜以及共集电极放大器构成的可控缓冲器,可实现增益的进一步调节.基于WIN 0.2μm Ga As HBT工艺库进行验证,结果表明:在不同工作频率2.4、5.2 GHz下,MGT-DBLNA的增益(S21)可分别在3.9~12.3 d B、12.6~20.2 d B范围内调节;输入回波损耗(S_(11))与输出回波损耗(S_(22))均小于-10.0 d B;噪声系数(noisefigure,NF)小于3.4 d B;在5.0 V的工作电压下,静态功耗小于20.0 m W.所提出的MGT-DBLNA不仅实现了增益的大范围调节,同时也降低了功耗.     

2.4GHz低噪声放大器的研究

低噪声放大器是对来自天线的微伏级信号进行放大的射频接收端的放大模块。该低噪声放大器主要由输入匹配网络、微波晶体管放大器和输出匹配网络组成。匹配网络采用微带线形式建立，微波晶体管采用NPN硅晶体管BFP420。利用Microwave Office进行电路仿真和优化。该放大器满足小信号放大器的指标要求，可以用于射频接入电路的前端。     

利用Volterra级数的低噪声放大器线性增强设计

针对单级宽带低噪声放大器（LNA）非线性难以定量分析以及难以将电路设计与线性指标联合设计的问题,提出利用Volterra级数和双极非线性模型相结合的方法优化电路线性度。该方法从SiGe双极管非线性模型出发,提取影响线性度的模型参数,并利用维塔里级数和双极管非线性模型导出器件非线性传输函数,推演出其与IIP3的相互关系,量化各个参数的非线性比重,提出优化线性度的电路设计方法。研究结果表明,在1.5-20GHz的宽频工作频带下,单级低噪声放大器的输入和输出均可实现良好的匹配（<-10dB）,达到16dB的增益,噪声系数在整个频带下小于3.6dB,IIP3可达-7.73dBm。