跨平台内存安全测试集设计

内存安全性是一项非常重要的性质,但它很容易被攻击者利用.过去针对内存安全问题提出的许多防御方案,由于性能代价高昂,很少能够部署在生产环境中.最近,随着RISC-V等开源处理器架构的兴起,安全领域迎来了设计新的处理器硬件安全拓展的热潮,硬件辅助防御方案的性能代价降低,变得可以接受.为了更好地支持内存安全处理器拓展的设计,以及更好地评估处理器内存安全性能,我们设计了一款兼具综合性、可移植性内存安全测试框架,并开源了一个160测例大小的初始版本测试集,覆盖了内存时空安全性、访问控制、指针和控制流完整性等方面,并在x86-64和RISC-V64两种指令集架构的平台上进行了测试.     

基于RISC-V的服务器管理控制器FPGA原型设计

服务器管理控制器是云计算装备关键部件之一, 目前主要基于ARM架构开发, ARM较高的授权费推高了控制器设计成本, 不利于SoC相关产品的迭代和升级. RISC-V是近年提出的一种开源的处理器架构, 与ARM同属精简指令集, 具有模块化、可扩展等诸多特点. 本文采用RISC-V开源处理器BOOM核心, 设计实现了一种基于RISC-V处理器的服务器管理控制器FPGA原型系统. 该系统基于Xilinx的Virtex Ultra Scale 440 FPGA进行了原型构建, 完成了实际应用场景下的功能测试和CoreMark测试, 结果显示处理器性能提升了26％, 优于同级别的ARM核心, 系统功能符合设计预期. 此外, 该原型系统基于OpenBMC实现了IPMI等专用管理控制协议, 基本功能验证通过, 证明了通过RISC-V替换ARM优化SoC架构的可行性.     

解密内存屏障

内存屏障是一种底层原语，在不同计算机架构下有不同的实现细节。本文主要在x86—64处理器下，通过Linux及其内核代码来分析和使用内存屏障。     

AMD备战64位——x86-64架构规范出台

8月10日,AMD(Advanced Micro Devices)公司公开发表一份称为“x86-64架构程序员概要”的操作手册。由现在开始,软件开发商可以按照手册上的指引为其操作系统、应用程序、驱动程序及开发工具提供x86-64技术支持。预计于2001年年底推出、代号为Hammer的AMD系列处理器产品将会率先采用这项x86-64技术。     

基于可编程门阵列的高性能入侵防御技术研究与实现

基于x86架构的入侵防御系统网关已经不能满足高速网络环境下的性能需求.在千兆及以上级别的高速网络环境中,业界多采用网络处理器方案实现入侵防御系统.本文在分析入侵防御系统技术特点的基础上,通过对网络处理器和可编程门阵列各自实现入侵防御系统技术特点的比较,论证了基于可编程门阵列方法具有更好的性能优势,并提出一个基于可编程门阵列的入侵防御系统实现.     

基于轻量化远程过程调用的RISC-V调试协议栈方案

近年来,随着RISC-V架构以其独特的开源、精简、模块化等优势在工业界快速铺开,市场中涌现出大量基于RISC-V架构的处理器IP核及基于RISC-V架构设计的片上系统(system on chip).现有调试器作为RISC-V软件开发过程中的一个重要部件,存在性能低、部署成本高以及二次开发难度大等问题,难以应对现今井喷发展的RISC-V架构芯片的RTL设计与验证、程序开发与调试、量产批量编程的需求.为了解决这些问题,本文提出一种全新的、开源的、模块化基于轻量级远程过程调用实现互操作的RISC-V调试协议栈方案—Morpheus.实验及分析结果表明,该调试方案能够有效提高调试性能,降低部署成本和二次开发难度.     

基于RISC-V的新型硬件性能计数器

经过多年的发展,X86架构与ARM架构的处理器逐渐分别占据了桌面端和移动端市场的主导地位.虽然无论从技术角度还是从生态体系方面,这两类架构的处理器性能越来越高,但是由于其指令集臃肿、技术复杂、授权困难等原因,使得开发这两类架构的处理器的门槛较高.研究院所还没有一个合适的指令集用于体系结构的研究和创新.RISC-V指令集的开源使得这一局面得以缓解.其具备精简、开源、敏捷开发等特点引起了工业界与学术界的广泛关注与积极参与.性能计数器(Hardware Performance Counter,HPC)是处理器研究和性能调优的重要工具.由于RISC-V制定的标准性能计数器的可拓展性欠佳、可同时捕获事件的数量有限等不足,本文提出一种新的基于RISC-V的分布式硬件性能计数器.本文使用Genesys2开发板作为实验平台,将这种性能计数器适配到lowRISC-v0.4开源SoC项目上,完成了对该设计方案的验证与评估.该性能计数器只占用3个控制状态寄存器(Control and Status Registers,CSRs)就可以同时捕获比标准的性能计数器多近乎一个数量级的事件,在RISC-V处理器的性能分析、结构优化、侧信道攻防等方面为研究者提供了翔实的统计数据.     

面向64位RISC-V的基础数学库自动化移植

受制于核心技术和知识产权等客观条件,国产自主芯片的研发困难重重.RISC-V作为一个开源指令集架构(ISA),具有简洁、模块化等优点,成为了国产处理器的新选择.基础数学库作为计算机系统最基础的核心软件库之一,对国产处理器的软件生态建设和健康发展尤为重要,而目前RISC-V还没有相关的基础数学库.因此,文中旨在将基于国产申威处理器的基础数学库移植到64位RISC-V平台.为了解决基础数学库的高效移植问题,首先设计了一个自动化移植框架,该框架通过功能模块间的松耦合,来实现高可扩展性;然后根据64位RISC-V指令集架构的特点,提出了基于全局的主动式寄存器分配方法和基于层次的指令选择策略;最后应用该框架,实现了对申威平台基础数学库中典型函数的移植,测试结果表明移植后函数功能正确且相对于GLIBC库在性能上有一定的提升.     

山东大学戴鸿君团队在RISC-V基础软件方面取得新突破北大核心CSCD

近日,山东大学戴鸿君教授带领智能创新研究院、软件学院、集成电路学院、计算机科学与技术学院以及网络空间安全学院组成的基础软件团队,成功将首个RISC-V CPU服务器的UEFI启动方案合并入开源社区tianocore EDK2主线仓库,完成了首个符合UEFI标准的RISC-V服务器固件研发。继X86、ARM架构后,RISC-V架构已可以借助UEFI的成熟生态,快速融入服务器产业化领域。这标志着山东大学具有了固件、操作系统内核等基础软件核心代码研发的国际领先能力,成为了RISC-V关键开源代码的重要贡献者。     

又一回合的两强之争记Athlon 64与Prescott——Athlon 64详解

从Intel推出80386处理器到现在，个人电脑始终在x86-32的架构上寻求发展。今天，虽然该架构的潜力似乎已被挖掘殆尽，但不能不说x86-32架构已很好地完成了自己的使命。万众瞩目的64位个人电脑系统正款款走来。     

User-mode memory scanning on 32-bit &; 64-bit windows

Memory scanning is an essential component in detecting and deactivating malware while the malware is still active in memory. The content here is confined to user-mode memory scanning for malware on 32-bit and 64-bit Windows NT based systems that are memory resident and/or persistent over reboots. Malware targeting 32-bit Windows are being created and deployed at an alarming rate today. While there are not many malware targeting 64-bit Windows yet, many of the existing Win32 malware for 32-bit Windows will work fine on 64-bit Windows due to the underlying WoW64 subsystem. Here, we will present an approach to implement user-mode memory scanning for Windows. This essentially means scanning the virtual address space of all processes in memory. In case of an infection, while the malware is still active in memory, it can significantly limit detection and disinfection. The real challenge hence actually lies in fully disinfecting the machine and restoring back to its clean state. Today’s malware apply complex anti-disinfection techniques making the task of restoring the machine to a clean state extremely difficult. Here, we will discuss some of these techniques with examples from real-world malware scenarios. Practical approaches for user-mode disinfection will be presented. By leveraging the abundance of redundant information available via various Win32 and Native API from user-mode, certain techniques to detect hidden processes will also be presented. Certain challenges in porting the memory scanner to 64-bit Windows and Vista will be discussed. The advantages and disadvantages of implementing a memory scanner in user-mode (rather than kernel-mode) will also be discussed.     

基于RISC-V架构的强化学习容器化方法研究

RISC-V作为近年来最热门的开源指令集架构,被广泛应用于各个特定领域的微处理器,特别是机器学习领域的模块化定制.但是,现有的RISC-V应用需要将传统软件或模型在RISC-V指令集上重新编译或优化,故如何能快速地在RISC-V体系结构上部署、运行和测试机器学习框架是一个亟待解决的技术问题.使用虚拟化技术可以解决跨平台...     

RISC-V向量指令集的Compute Library函数库移植

ARM Compute Library是一类针对ARM Cortex-A系列CPU处理器和ARM Mali系列GPU特定优化的软件算法函数库,内部实现了卷积滤波器、卷积神经网络等算法,并且使用Cortex-A CPU NEON、Mali GPU的SIMD技术加速算法运行.RISC-V指令集作为一种开源的指令集,目前发布...     

IMPULP: A Hardware Approach for In-Process Memory Protection via User-Level Partitioning

In recent years many security attacks occur when malicious codes abuse in-process memory resources.Due to the increasing complexity,an application program may call third-party code which cannot be controlled by programmers but may contain security vulnerabilities.As a result,the users have the risk of suffering information leakage and control flow hijacking.However,current solutions like Intel memory protection extensions(MPX)severely degrade performance,while other approaches like Intel memory protection keys(MPK)lack flexibility in dividing security domains.In this paper,we propose IMPULP,an effective and efficient hardware approach for in-process memory protection.The rationale of IMPULP is user-level partitioning that user code segments are divided into different security domains according to their instruction addresses,and accessible memory spaces are specified dynamically for each domain via a set of boundary registers.Each instruction related to memory access will be checked according to its security domain and the corresponding boundaries,and illegal in-process memory access of untrusted code segments will be prevented.IMPULP can be leveraged to prevent a wide range of in-process memory abuse attacks,such as buffer overflows and memory leakages.For verification,an FPGA prototype based on RISC-V instruction set architecture has been developed.We present eight tests to verify the effectiveness of IMPULP,including five memory protection function tests,a test to defense typical buffer overflow,a test to defense famous memory leakage attack named Heartbleed,and a test for security benchmark.We execute the SPEC CPU2006 benchmark programs to evaluate the efficiency of IMPULP.The performance overhead of IMPULP is less than 0.2%runtime on average,which is negligible.Moreover,the resource overhead is less than 5.5%for hardware modification of IMPULP.     

基于ARM虚拟化扩展的安全防护技术

近几年来,随着移动平台用户量的增加,移动平台安全成为安全领域关注的焦点.而ARM的虚拟化扩展,使得如何基于虚拟化技术进行移动平台的安全防护成为一个研究热点.本文首先介绍了虚拟化技术的分类以及早期的相关研究.然后,给出了ARM虚拟化扩展的相关概念,并与x86虚拟化扩展进行了对比.随后重点介绍了基于硬件辅助虚拟化技术的安全研究现状,主要包括通用的系统框架以及针对特定攻击的安全工具.最后,本文对基于ARM虚拟化扩展的安全防护技术的发展方向进行了展望.     

RISC-V指令集架构研究综述

指令集作为软硬件之间的接口规范,是信息技术生态的起始原点.RISC-V是计算机体系结构走向开放的必然产物,其出现为系统研究领域带来了新的思路,即系统软件问题的研究深度可以进一步向下延伸至指令集架构,从而拓展甚至颠覆软件领域的“全栈”概念.对近年来RISC-V指令集架构相关的研究成果进行了综述.首先介绍了RISC-V指令集的发展现状,指出开展RISC-V研究应重点关注的指令集范围.然后分析了RISC-V处理器设计要点和适用范围.同时,围绕RISC-V系统设计问题,从指令集、功能实现、性能提升、安全策略这4个方面,论述了RISC-V处理器基本的研究思路,并分析了近年来的研究成果.最后借助具体的研究案例,阐述了RISC-V在领域应用的价值,并展望了RISC-V架构后续研究的可能切入点和未来发展方向.     

轻量级安全内存：RISC-V嵌入式微处理器安全增强

近年来,针对嵌入式设备中硬件的新型攻击不断出现,严重威胁嵌入式设备的安全.特别是随着非易失性存储器开始被配备到嵌入式设备中,就需要考虑如何保护配备非易失性存储器的嵌入式设备的安全.安全内存,就是这样一种通过保护内存来增强嵌入式设备安全性的有效手段.通过设计一种安全内存加密引擎来实现安全内存.在保证该安全内存加密引擎足够轻量、开销低的同时,将其集成到RISC-V嵌入式微处理器中,并通过FPGA对该安全内存加密引擎进行了评估.评估结果表明,安全内存加密引擎能够在提升RISC-V嵌入式微处理器安全性的同时,保证其合理的访存性能以及较小的面积开销.研究结果具有良好的参考价值和应用前景.     

基于RISC-V的数据安全指令

RISC-V是基于精简指令集原理建立的免费开放指令集架构, 具有完全开源、架构简单、易于移植、模块化设计等特点. 随着网络高速发展, 安全风险无处不在, 利用RISC-V的可扩展特性是一种非常有效地提升RISC-V设备安全的方式. 因此, 本文针对RISC-V自定义指令的安全能力, 结合可信计算、流密码技术, 设计了简单高效的RISC-V自定义指令, 实现基于可信基的数据安全存储功能, 并依托GNU编译工具链实现对自定义指令的编译支持, 在模拟器上测试应用程序对自定义指令的调用执行. 该指令充分结合可信计算与流密码的安全特性, 可实现较强的安全性.