离散小波变换的VLSI实现

离散小波变换已广泛应用于信号处理中。然而,实时小波变换需要大量运算,因此,专用小波变换芯片的设计已成为信号处理中的关键技术。文章提出了一种小波变换递归金字塔算法的VLSI结构,采用一组输入延迟单元和一个控制单元,用一组并行滤波器完成了小波变换。编写了相应的Verilog HDL模块,并进行了仿真和逻辑综合。     

一维离散小波变换的VLSI设计

文章提出了一种离散小波变换的VLSI结构。这种结构由四部分构成：输入延迟单元、寄存器单元、滤波器单元和控制单元。该结构采用了递归金字塔算法(RPA)取代传统的PA算法。只用一组滤波器即可完成所有级别的小波运算。同时，结合Short-Length FIR技术，以减少乘法和加法的运算次数。在寄存器单元的设计上，采用了Lifetime Analysis技术，结合Forward-Backward Register Allocation(FBRA)方法，使寄存器的数目降至最低。     

一维离散小波/小波包变换的VLSI结构

小波/小波包变换作为强有力的信号处理手段,正在越来越多的领域中得到了应用,因而其硬件实现也日益受到重视.本文针对小波/小波包变换在语音编码中的应用,给出了一维离散小波/小波包变换的VLSI结构.和现有的一些实现方案不同,该结构可用于不同支集长度小波、不同长度数据段、不同变换阶数,具有较大的通用性和可编程性,可作为多种处理系统的片上变换单元,亦可单片实现     

二维离散小波变换的VLSI实现

小波变换图像编码获得了比传统DCT变换编码更好的图像质量和更高的压缩比,然而,实时二维小波变换需要大量运算,因此,专用小波变换芯片的设计已成为小波图像编码中的关键技术,文章提出了一种高速的二维小波变换的VLSI结构。根据模块化的设计思想,设计出一组二维小波变换的基本模块。通过将这些模块按变换要求适当组装,完成了多级二维小波变换,编写了相应的VerilogHDL模型,并进行了仿真和逻辑综合。     

整数5/3小波变换的VLSI结构设计

在JPEG 2000中,无损图像压缩是采用整数5/3小波变换实现的.JPEG 2000也给出了5/3小波基于提升方法的算法.对提升方法的整数5/3小波变换算法进行了研究,针对二维的变换提出一种VLSI结构.该结构由4个模块构成,模块之间并行运行,模块内部采用流水线技术.对多级变换,级间的运算还可交叉,体现了提升方法的优势,较大地提高了硬件效率.其主要优点是消耗资源少且运算速度高,同时也适用于其他整数小波变换.     

一种适合JPEG2000的离散小波变换VLSI统一结构

提出了一种基于提升算法(1ifting)的离散小波变换(DWT)统一结构。它无需额外的边界延拓过程，经配置后可适用于JPEG2000中的无损或有损小波变换。通过将边界延拓过程内嵌于离散小波变换中，可以降低功耗，减少所需内存。为了达到更高的处理速度和硬件利用率，采用了流水线和折叠结构。这种高效紧凑的离散小波变换结构适用于JPEG2000编码器和各种实时图像／视频应用系统．     

二维9／7小波变换VLSI设计

为了提高JPEG2000图像压缩速度,提出一种基于提升算法的二维离散9／7小波变换（DWT）Mesh结构的VLSI设计方案,利用这种Mesh结构的VLSI能够实现并行处理一个图像的所有像素点。这种并行处理的Mesh结构可提高小渡变换电路速度,以及图像压缩的速度。     

二维9/7小波变换VLSI设计

为了提高JPEG2000图像压缩速度,提出一种基于提升算法的二维离散9/7小波变换(DWT)Mesh结构的VLSI设计方案,利用这种Mesh结构的VLSI能够实现并行处理一个图像的所有像素点.这种并行处理的Mesh结构可提高小波变换电路速度,以及图像压缩的速度.     

一维离散小波变换VLSI结构分析设计

提升算法的推出使得离散小波变换硬件的快速实现成为可能。翻转结构在提升架构的基础上进一步提高运算速度。在此,对翻转结构的舍入误差进行了分析,在翻转结构的基础上,对提升步骤进行了合并,提出一种有效的DWT硬件实现方案。实验结果表明,通过采用流水线模式提出的这种硬件结构,在关键路径约束的条件下,可以充分利用硬件资源。     

二维离散5/3小波变换并行VLSI结构设计

提出了一种基于提升算法的二维离散5/3小波变换(DWT)高效并行VLSI结构设计方法。该方法使得行和列滤波器同时进行滤波,采用流水线设计方法处理,在保证同样的精度下,大大减少了运算量,提高了变换速度,节约了硬件资源。该方法已通过了VerilogHDL行为级仿真验证,可作为单独的IP核应用在JPEG2000图像编、解码芯片中。该结构可推广到9/7小波提升结构。     

一种基于提升的二维离散小波变换VLSI架构

离散小波变换(Discrete Wavelet Transform,DWT)需要较多的运算量以及较大的存储器空间,为了使之适用于实时的图像处理应用,就需要开发特殊的架构和芯片来提高离散小波变换的运算性能。基于提升的二维DWT提出了一种新型的VLSI结构——LLSP架构,其结合逐级和基于行的架构这两者特点,带来了硬件开销和存储器空间的降低,并可以用于多提升步骤的扩展以及多级二维离散小波变换。     

连续小波变换VLSI实现综述

小波变换是信号处理、图像压缩和模式识别等诸多领域中一个非常有效的数学分析工具。然而，实时小波变换计算量大，需要专用硬件来实现。连续小波变换的VLSI实现在处理速度、功耗及适用频率范围方面部具有较明显的优势，且实现方法灵活。本文对近年来有关该领域的研究情况作了综合评述，讨论了其中存在的问题，并指出了今后的若干发展方向，特别是瞬时缩展电路技术是实现低电压低功耗小波变换芯片的重要途经之一。     

小波图像编码的VLSI实现

设计了一种模块化的二维离散小波变换(2-D DWT)的VLSI结构.该结构可以实时完成小波变换,且很容易扩展.针对零树编码硬件实现方面的不足,利用一种简单的顺序扫描方式和两个标志阵列,设计了一种适合硬件实现的快速零树编码算法(FZIC)和FZIC硬件实现的VLSI结构,编写了2-D DWT和FZIC硬件结构的Veri log HDL模型,并进行了仿真和逻辑综合.结合2-D DWT和FZIC,实现了小波图像编码系统 ,并用ALTERA CPLD成功进行了验证.     

小波图像编码的VLSI实现

设计了一种模块化的二维离散小波变换(2-D DWT)的VLSI结构.该结构可以实时完成小波变换,且很容易扩展.针对零树编码硬件实现方面的不足,利用一种简单的顺序扫描方式和两个标志阵列,设计了一种适合硬件实现的快速零树编码算法(FZIC)和FZIC硬件实现的VLSI结构,编写了2-D DWT和FZIC硬件结构的Veri log HDL模型,并进行了仿真和逻辑综合.结合2-D DWT和FZIC,实现了小波图像编码系统 ,并用ALTERA CPLD成功进行了验证.     

基于矩的快速离散余弦变换处理机的设计及实现

阐述了基于矩的离散余弦变换算法和易于ＶＬＳＩ实现的脉动阵列算法结构,然后从软硬件结构划分、电路实现技术等方面探讨离散余弦变换处理机系统的设计思路。最后给出用矩实现的计算框图、电路实现框图以及外围驱动软件的结构设计。     

基于快速整数提升小波变换的硬件设计

讨论了快速整数提升小波变换（FILWT）算法易于硬件实现的优点，提出了基于该算法的一种硬件设计，对所实现的硬件系统实际测试表明，该设计具有实现简单、实时性强、处理数据速度快等特点。     

二维离散小波变换的FPGA实现

提出了一种二维离散小波变换的FPGA实现方法．并对设计结果进行了功能和时序仿真。本设计方案不仅可以满足实时性的要求，而且采用模块化设计，可以实现多级小波变换。     

离散小波变换的一种硬件实现

利用带状矩阵乘法技术 ,完成了新型的离散小波变换的一种硬件实现 ,并用 Verilog语言验证了设计方法。利用该方法可以大大增加设计的通用性。     

基于变换域离散小波变换音频水印算法研究

本文提出基于离散小波域的音频水印算法。对要嵌入水印的音频数据进行小波变换三级分解。水印图像经过置乱处理后,再进行降维处理按乘性规则嵌入到经过三级DWT分解的近似分量中,然后和三级DWT的细节分量一起经过逆变换处理产生嵌入水印的音频信号。通过上述过程的逆变换从嵌入水印的音频信号中提取出水印。