基于TMS320C6713的G.723.1语音编解码的实时实现

ITU-T G.723.1是一种用于多媒体通信的双码率语音编码标准。本文在简单介绍其编解码算法和浮点数字信号处理器TMS320C6713之后，着重介绍了该编解码算法在TMS320C6713 DSK上的软件和硬件实现，并说明了其在数字调幅广播中应用的可能性。     

16路语音压缩编解码并行处理的实现

根据标准在单芯片上实现了路语音压缩编解码并行处理,从而完成了数字录音中继卡的关键软件部ITU-T G.723.1TMS320C620116分。结合算法特点进行了算法优化,语言级和汇编级的分别优化,以减少计算复杂度和所需存储空间。并给出了达到的性能指标。G.723.1C最后通过了全套检测矢量。     

G.723.1算法在DSP上的优化

在ITU-T的G.723.1语音编解码算法基础上,本文详细介绍了该算法在定点C语言程序和全汇编程序实现时的关键技术和优化策略,使优化后的G.723.1编码器在内存占用率和运算复杂度方面都达到了预期目标,语音信号经编码器编码解码之后失真很小.     

基于黑匣子的多通道语音压缩编码实现

语音信号的数字化传输,一直是通信的热点之一,随着电子与计算机技术的不断发展,采用低速率语音编码技术进行语音传输已成为可能,并在铁路、电力、军事以及第三代移动通信系统等领域中得到广泛应用.提出了一个基于TI公司的定点DSP芯片TMS320C5416和ITU-T G723.1双速率语音编解码算法标准的多路语音实时记录系统的实现方案.在对算法标准C源代码深入分析的基础上,根据芯片性能特征对算法的实现进行了优化,并给出了最终结果.     

在DSP上G.729A算法的优化

在ITU-T的G.729A语音编解码算法基础上,本文介绍了使用,TI公司的TMS320C6x系列DSP实现该算法的一些线性汇编的具体优化技术,这在很大的程度上降低了该算法的计算复杂度,而输出语音仍然保持了很高的合成品质.经改进优化后的程序在内存占用率和运算复杂度方面都达到了预期目标,语音信号经编码器编码解码之后失真很小.     

实现语音压缩算法的高速硬件平台

一种运行测试G.723.1、G.729等常用低码率语音压缩标准算法的硬件平台的设计方法。使用浮点型DSP TMS320C6713做编解码处理器,EZ-USB FX2系列芯片CY7C68013作为主机通信和引导接口。具有高速、实时、稳定及支持软件升级等特点。     

一种语音编解码算法的研究与实现

G.723.1语音编解码器是国际电信联盟(ITU-T)制定的一种低速率语音编码方案。针对G.723.1语音编码标准中的关键模块进行了分析和优化,以减小算法复杂度和节约内存,并在VC5402DSK上实现了算法。     

G.723.1语音编码算法的DSP实现

提出了在TMS320C5416 DSP硬件开发平台上实时实现G.723.1的解决方案。根据G.723.1标准实时实现的要求对程序进行了优化,最终在TMS320C5416 DSP上实时实现了该标准。语音质量良好,达到了通信质量的要求。     

G.723.1语音压缩算法的分析及DSP实现

本文首先阐述了G.723.1语音编解码标准的流程.根据低功耗、高性能的16位定点的数字信号处理芯片TMS320DM642的特点对源代码中运算量较大的模块进行了代码优化.最后,在DSP硬件平台上时优化后的编解码器的复杂度和性能进行了测试.从实验结果看,经改进优化后的程序在内存占用和运算复杂度方面都达到了预期目标,语音信号经编码器编码解码之后失真很小.     

Speex语音编解码的研究及实现

介绍了Speex语音编解码算法和定点数字信号处理芯片TMS320DM642,实现了Speex编解码算法C代码到TMS320DM642的移植,并根据TMS320DM642的特性及Speex算法中各个过程计算量的分布特点对代码中运算量较大的模块进行了有效的优化,最终实现了高效率的语音编解码器;通过试验证明,经过优化后的程序在内存占用和运算复杂度方面都达到了预期目标,并且具有较低的算法延迟和极高的语音音质.     

IP电话系统中语音芯片的DSP实现

介绍了一种具有G．723．1语音编解码、自适应回声抵消DTMF编解码功能的语音芯片，以满足IP电话系统中低速率语音通信的需要。根据DSP内核的特点，对G．723．1算法进行了优化，降低了算法 复杂度；回声抵消部分使用归一化最小二乘（NL MS）自适应滤波器实现,采用Goertzel算法实现DTMF的检测。使用较少的资源,在一块TMS320C5402芯片上集成了以上全部功能。     

ITU—TG.729a语音编解码器的实时实现

G.729a是ITU－T推出的用于PSTN的第四代语音编码标准,采用了共轭结构－算术码本激励线性预测编码（CS－ACELP）算法,其码率为8Kbps。本文在对G.729a的编解码算法作出扼要介绍后,就如何在定点DSP芯片TMS320C541上实时实现该编码算法做出了具体讨论,包括系统的软硬件设计及关键技术。随后文中给出了详细的实验结果以供分析。根据测试结果,最后得出结论：在'C541上实现一路全双工G.729a编解码器需程序空间7．23K字、数据空间6．7K字,其算法复杂度最大为15．5MIPS。     

G.723.1标准的DSP全汇编实现

TMS320C5409是TI的一款高性能的DSP芯片，但是在用其实现复杂算法时用全汇编较C语言效率要高得多。本文主要介绍如何用TMS320C5409的全汇编语言来实现G.723.1语言编码标准。在简要介绍了G.723.1标准和芯片的选择后，文章着重介绍了在编写优化G.723.1全汇编程序过程中的一些关键问题，其中也包含了笔者的一些经验教训。     

基于TMS320C5402的语音信号压缩存储系统设计

根据TMS320C5402的特点,提出了采用G.711语音编解码算法设计的语音压缩系统,给出了系统的硬件结构和软件流程及A/D、D/A模块与TMS320C5402接口电路的设计方法。该系统具有很高的实时性和实用性。     

TMS320C54X实现ITU G.728语音编码标准

ＩＴＵ Ｇ．７２８标准晃国际电信联盟于１９９２年的一种比４特率为１６Ｋｂ／ｓ低延时ＣＥＬＰ类型语音编解码器。本文首先对Ｇ．７２８编解码算法和定点数字处理芯片ＴＭＳ３２０Ｃ５４Ｘ作了简单介绍。由于Ｇ．７２８标准是一种低延时语音编码标准,因此计算复杂度高,在实时实现中需要作特别处理。本文着重介绍了这种低延时ＣＥＬＰ（ＬＤ－ＣＥＬＰ）算法在ＴＭＳ３２０Ｃ５４Ｘ上实现的软、硬件设计和在定点ＤＳＰ芯片实现此     

G.723.1双速率语音编解码算法的DSP实现

在介绍了G.723.1双速率编解码算法标准,LSILogic公司的DSP芯片LSI403LP的特性以及对G.723.1标准的C源代码进行深入分析的基础上,对标准中的双速率语音编解码算法进行了优化,并且在LSI403LP上进行了实现,结果表明可以得到较低的算法时延和极高的语音音质。