一种具有两层堆叠的LDMOS结构

为了缓解LDMOS中比导通电阻与击穿电压之间的矛盾关系,提出了一种具有2层堆叠结构的LDMOS器件.该结构由2个独立的LDMOS器件堆叠形成,因而在此器件导通时,2个LDMOS的漂移区形成了2条电流路径,且由于上层LDMOS的衬底能够将2条电流路径隔离,从而使得2条路径上的电流独立工作而不互相干扰,进而提高器件的导通电...     

沟槽栅功率MOSFET导通电阻的模拟研究

为了进一步降低沟槽栅功率MOS器件的导通电阻,提出了一种改进的trench MOSFET结构.借助成熟的器件仿真方法,详细分析了外延层杂质掺杂对器件导通电阻和击穿电压的影响,通过对常规trench MOSFET和这种改进的结构进行仿真和比较,得出了击穿电压和导通电阻折中效果较好的一组器件参数.模拟结果表明,在击穿电压基本相当的情况下,新结构的导通电阻较之于常规结构降低了18.8%.     

600V槽栅IGBT优良性能的机理分析

槽栅结构对功率绝缘栅双极晶体管(insulate gate bipolar transistor,IGBT)的影响主要是n-漂移区的电导调制而不是对沟道电阻的改善,为了论证这一问题,采用仿真工具Sentaurus TCAD,针对600 V的Trench IGBT和Planar IGBT两种结构的阻断特性、导通特性和开关特性等进行仿真分析,重点研究了2种结构在导通态时n-漂移区和沟道区各自所占的通态压降的比例以及n-漂移区内的过剩载流子数量.结果表明:2种结构的沟道区压降所占比例较小且相差很少,槽栅结构的n-漂移区内载流子数量远超平面栅结构,电导调制效果更好,即槽栅结构主要是对n-漂移区的电导调制的改善.同时研究了2种IGBT结构的Eoff-VCE(on)折中曲线,发现槽栅IGBT具有更低的通态压降和关断损耗.     

500V沟槽阳极LIGBT的设计与优化

介绍一种双外延绝缘体上硅(silicon on insulator,SOI)结构的沟槽阳极横向绝缘栅双极型晶体管(trenchanode lateral insulated-gate bipolar transistor,TA-LIGBT).沟槽阳极结构使电流在N型薄外延区几乎均匀分布,并减小了元胞面积;双外延结构使漂移区耗尽层展宽,实现了薄外延层上高耐压低导通压降器件的设计.通过器件建模与仿真得到最佳TA-LIGBT的结构参数和模拟特性曲线,所设计器件击穿电压大于500 V,栅源电压Vgs=10 V时导通压降为0.2 V,特征导通电阻为123.6 mΩ.cm2.     

具有部分n~+浮空埋层的高压SJ-LDMOS器件新结构

为了抑制衬底辅助耗尽(SAD)效应并提高超结器件击穿电压,提出一种具有部分n+浮空层SJ-LDMOS新结构。n+浮空等位埋层能够调制器件横向电场,使得partial n+-floating SJ-LDMOS比传统SJ-LDMOS具有更加均匀的电场分布。通过三维仿真软件对新器件结构分析,与传统SJ-LDMOS进行比较。仿真结果表明,具有部分n+浮空层SJ-LDMOS结构的器件能将器件的击穿电压从138V提高到302V,且比导通电阻也从33.6mΩ·cm2降低到11.6mΩ·cm2,获得一个较为理想的低导通电阻高压功率器件。     

漂移区均匀掺杂SOILIGBT通态电阻模型

在研究影响绝缘层上硅横向绝缘栅双极晶体管通态电阻物理机制的基础上,将通态电阻分解为沟道电阻、漂移区电阻和缓冲层电阻.计算沟道电阻考虑了沟道两侧耗尽层扩展对沟道电阻的影响.计算漂移区电阻时,将漂移区按载流子的分布分为3个部分,然后分别进行求解.然后综合得到SOI LIGBT通态电阻的近似模型,并讨论了影响SOI LIGBT通态电阻特性的主要因素,最后根据讨论结果提出改善措施.     

低导通电阻沟槽栅极LIGBT的模拟研究

横向绝缘栅双极晶体管(LIGBT)采用少数载流子的注入来降低导通电阻,完成了5μm外延层上普通LIGBT(C-LIGBT)、3μm外延层上的Trench Gate LIGBT(TG-LIGBT)设计及仿真.研究了利用沟槽结构改善LIGBT的正向特性和利用RESURF技术改善TG-LIGBT的反向特性.通过Silvaco TCAD软件验证了了击穿电压大于500 V的两种结构LIGBT设计,实现了导通压降为1.0 V,薄外延层上小元胞尺寸,且有低导通电阻、大饱和电流的TG-LIGBT器件.     

深亚微米NMOS/SOI热载流子效应及寿命预测

分析并模拟了SOINMOSFET的电源电压、工艺参数、沟道长度等对器件内部电场的影响，并对器件的低压热载流子效应进行实验测试，得到了不同应力条件下最大线性区跨导和阈值电压的退化结果，以及器件尺寸对这种退化的影响。并实验测试了一个SOINMOS器件电流电压特性的应力退化。     

SiC MOSFET与Si MOSFET在开关电源中功率损耗的对比分析

碳化硅(SiC)MOSFET是一种新型高压功率开关器件,具有导通电阻低、开关速度极快的特点。本文分析了功率MOSFET在开关电源中的功率损耗,以1 200 V/24 A的SiC MOSFET和硅(Si)MOSFET在相同的测试条件下进行了功率损耗的对比测试。实验结果表明,在相同的驱动条件和负载条件下,SiC MOSFET的开关速度明显快于Si MOSFET,同时功率损耗明显降低,即使直接采用SiC MOSFET替代Si MOSFET也会使得开关电源的效率明显提升。     

钛酸锶铅陶瓷电阻开关效应研究

陶瓷样品的电阻开关特性报道较少见,本文采用传统的高温固相法制备出钛酸锶铅((Sr_0.9Pb_0.1)TiO₃)陶瓷,并对陶瓷样品的相结构、电性能、阻抗进行了测试表征.XRD图谱显示样品呈现纯的钙钛矿四方相晶体结构. 循环回路测试其I-V特性,当施加电压±60 V,陶瓷样品显示出良好的电阻开关效应.考虑到材料在制备过程中Pb挥发产生的氧空位,通过分析阻抗图谱,利用Arrhenius公式拟合计算出样品的活化能,进一步确定引起器件电阻开关特性的可能是氧空位机制.     

提高雪崩击穿电压新技术——深阱终端结构

研究了深阱终端结构提高击穿电压的原理,模拟分析了阱中介质、阱深、阱宽及阱表面场板对击穿电压的影响。结果表明,带有场极的深阱终端结构可以提高击穿电压到平行平面结的90%。同时,深阱终端结构在不减小散热面积的情况下,还大大减小了结面积,减小了漏电流,有助于改善器件的频率特性,提高器件的稳定性。     

非本征条件下N型HgCdTe光导探测器的厚度选择

分析了N型HG面空间电荷层中的表面电势的变化情况,计算了Auger复合寿命及光导器件的探测率,讨论了表面电荷密度、表面附合速率及器件厚度对探测器性能的影响。结果表明,在非本征条件下,对N型HgCdTe光导探测器,当表面附合速率及表面电荷密度确定后,对器件探测率存在一最优厚度。     

具有高频高压大电流优值的超结集电区SiGe HBT

为了在兼顾特征频率( fT )和电流增益(β)的情况下有效提高器件的击穿电压( BVCBO/BVCEO ),利用SILVACO TCAD建立了npn型超结集电区SiGe异质结双极晶体管( heterojunction bipolar transistor,HBT)的器件模型.研究表明：通过在集电结空间电荷区( collector-base space charge region,CB SCR)内引入p型超结层可有效降低“死区”内的电场强度,使较高的电场强度转移至“死区”外较深的CB SCR内,进而在几乎不增加CB SCR宽度的情况下抑制碰撞电离,达到提高击穿电压、改善fT和β的目的.随着p型超结层厚度( dp )的增加,击穿电压BVCBO和BVCEO的改善也越明显.但dp值需优化,较大的dp值将引发Kirk效应,大幅降低器件的fT和β.进一步通过优化p型超结层的dp值,设计出一款dp为0.2μm且具有高频高压大电流优值( fT ×BVCEO ×β)的新型超结集电区SiGe HBT.结果表明：与传统SiGe HBT相比,新器件的fT ×BVCEO ×β优值改善高达35.5%,有效拓展了功率SiGe HBT的高压大电流工作范围.     

Analysis of effects of front and back surface dopants on silicon vertical multi-junction solar cell by 2D numerical simulation

The silicon vertical multi-junction(VMJ)solar cell has a good potential in high concentration,but it requires high quality front and back surface passivation layers to keep its high efficiency.We try to add dopants into the front and back surfaces of the VMJ cell to release this strict requirement in this work.The effects of recombination velocities,doping types and doping profiles of front and back surfaces on the performance of the P-type VMJ cell were calculated under 1 sun and 1000 suns.The 2D numerical simulation tool TCAD software was used.The performance of the VMJ cell without front and back surface dopants was also calculated for comparison.It was found that the requirement of high quality front and back surface passivation layers could be released remarkably by adding either N-type or P+-type front and back surface dopants.For the two types of front surface dopants,the highest efficiencies of the cells were got by light dopant;for the two types of back surface dopants,the doping type and profile affected little on the performance of the cell in our calculation range.It was also found that the series resistance of the VMJ cell with N-type front surface dopant was decreased by the 2D effect of front surface emitter.The VMJ cell with P+-type front surface dopant had the highest efficiency under 1000 suns and the VMJ cell with N-type front surface dopant had the highest efficiency under 1 sun in our calculation range.     

基于超结结构的肖特基势垒二极管

在功率半导体器件中,高的反向击穿电压和低的正向导通电阻之间的矛盾关系是影响其发展的主要因素之一,选用超结结构替代功率半导体器件中的传统电压支持层能够有效缓解这一矛盾关系。该文设计和实现了一种超结肖特基二极管,其中的电压支持层采用P柱和N柱交替构成的超结结构。在器件的制作方面,选用成熟的单步微电子工艺,通过4次N型外延和4次选择性P型掺杂来实现超结结构。为便于对比分析,设计传统肖特基二极管和超结肖特基二极管的电压支持层厚度一致,且超结结构中P柱和N柱的杂质浓度均和传统肖特基二极管的电压支持层浓度一致。测试得到传统肖特基二极管的反向击穿电压为110 V,而超结肖特基二极管的反向击穿电压为229 V。表明采用超结结构作为功率半导体器件的电压支持层能够有效提高反向击穿电压,同时降低器件的正向导通电阻,并且当P柱区和N柱区内的电荷量一致时器件的击穿电压最高。     

等离子体工艺引起栅氧化膜损伤的分析

目前在大规模集成电路制造中,IC生产已经进入深亚微米和超深亚微米工艺时代.随着MOS尺寸的不断缩小,等离子体工艺已经成为主流.等离子体工艺引起的栅氧化膜损伤越来越受重视,它可以使MOS器件的各种电学参数发生变化,从而影响器件的性能.本文讨论了等离子体工艺损伤的形成机理、充电损伤和辐射损伤两种损伤模式及减少等离子损伤的几种措施.最后提出了目前有待于进一步研究的问题.     

阶跃电压下液体电介质击穿过程数值分析

以变压器油作为研究对象,采用有限元方法对针-球电极下建立的用于表述液体电介质流注预放电过程中载流子的产生及输运特性的偏微分方程进行求解分析,获得阶跃电压下变压器油隙预放电过程空间电荷动力学特性.数值模拟结果表明,液体介质击穿的根本原因是油隙中自由载流子的产生、迁移形成了预击穿电流,由此产生的焦耳热使得油隙中温度升高,促进流注发展.根据这些现象得出的结论能够很容易理解液体电介质的击穿机理,有利于液体电介质在电力系统领域得到更合理的应用.