马氏链在VLSI电路功耗估计中的应用

本文在介绍集成电路功耗的基础上，论述了了RT-Level对电路的动态功耗进行分析的方法。这种方法应用随机过程中的马氏链对组合电路中的动态功耗进行分析，属于静态的分析方法，已知输入信号的统计特征和电路的逻辑功能就能够对组合电路的动态功耗进行分析.     

基于概率表达式的MPRM电路功耗计算方法

采用基于信号概率的功耗计算模型进行MPRM（Mixed Polarity Reed-Muller）电路功耗优化,信号概率计算是功耗计算的关键.提出一种基于概率表达式的MPRM电路功耗计算方法.该方法兼顾信号概率计算的时间效率和准确性,对MPRM电路中不存在空间相关性的信号通过在电路中传播信号概率的方式计算其信号概率,存在空间相关性的信号则利用概率表达式计算其信号概率,并在电路中传播概率表达式以解决空间相关性问题,在此基础之上根据基于信号概率建立的解析动态功耗和静态功耗计算模型计算电路功耗.为进一步提高时间效率,该方法采用二元矩图表示概率表达式.使用基准电路对所提出方法进行了验证,并与其他采用不同信号概率计算方法的MPRM电路功耗计算方法进行了比较.结果表明所提出方法准确有效.     

考虑测试功耗的扫描链划分新方法

提出考虑测试功耗的扫描链划分新方法.首先为基于扫描设计电路的峰值测试功耗和平均功耗建模,得出测试功耗主要由内部节点的翻转引起的结论,因此考虑多条扫描链情况,从输入测试集中寻找相容测试单元,利用扫描单元的兼容性,并考虑布局信息,将其分配到不同的扫描链中共享测试输入向量,多扫描链的划分应用图论方法.在ISCAS89平台上的实验结果表明,有效降低了峰值测试功耗和平均测试功耗.     

减小SoC系统测试功耗的方法

系统功耗主要取决于系统电源电压、负载电容及节点电平的翻转概率。前两种方法对减少SoC测试功耗的作用非常有限,而通过改变扫描寄存器的结构．即采用扫描阵列结构可以极大的降低SoC测试功耗。     

测试向量中未确定位对测试功耗优化的影响

文章通过调整测试向量未确定位的数目，来考虑测试向量中未确定位对测试功耗优化的影响。ISCAS85和ISCAS89电路集的实验结果表明：无论对于组合电路还是时序电路，随着测试向量中未确定位数目的增加，未优化测试功耗有明显的降低，同时对于本文所考察的三种测试功耗优化方法，它们的优化效果均有明显的改善，其中海明距离优化方法的优化效果改善最大，当未确定位数目增加到90％以上时，可以用海明距离优化方法替代另外两种耗时的优化方法，直接到CMOS VLSI时序电路测试功耗进行优化。     

一种峰值功耗约束下的SoC蚁群测试调度算法

基于扫描链技术的SoC芯片测试可产生比正常使用模式下更大的功耗,这将会对器件可靠性产生不利影响,故在测试时需要将芯片测试功耗控制在允许峰值功耗之下.文中采用蚁群优化思路设计SoC测试调度算法,用于在峰值功耗和TAM总线最大宽度约束下降低SoC测试时间.实验结果表明,本方法优于先前已发表的相关方法.     

超深亚微米CMOS工艺参数波动的测量电路

分析了超深亚微米工艺参数波动对电路的影响;采用"放大"的思路设计了简单的用于测量超深亚微米工艺门延迟、动态功耗、静态功耗及其波动的电路,并提出了一种用于测量门延迟波动特性曲线的新型电路,该电路采用较短的反相器链可以得到超深亚微米工艺下门延迟波动特性曲线.电路在90nm CMOS工艺下进行了流片制作,得到了90nm CMOS工艺下的单位门延迟波动特性曲线.测得延迟的波动范围为78.6%,动态功耗的波动范围为94.0%,漏电流功耗的波动范围为19.5倍,其中以漏电流功耗的波动性最为严重.     

超深亚微米CMOS工艺参数波动的测量电路

分析了超深亚微米工艺参数波动对电路的影响;采用"放大"的思路设计了简单的用于测量超深亚微米工艺门延迟、动态功耗、静态功耗及其波动的电路,并提出了一种用于测量门延迟波动特性曲线的新型电路,该电路采用较短的反相器链可以得到超深亚微米工艺下门延迟波动特性曲线.电路在90nm CMOS工艺下进行了流片制作,得到了90nm CMOS工艺下的单位门延迟波动特性曲线.测得延迟的波动范围为78.6%,动态功耗的波动范围为94.0%,漏电流功耗的波动范围为19.5倍,其中以漏电流功耗的波动性最为严重.     

IGBT功耗计算及其优化的研究

绝缘栅双极晶体管(IGBT)因具备双极和功率MOSFET两种特性的独特优势,在超高电压电力传输、新能源的开发利用等方面获得广泛应用。但目前国内IGBT发展滞后,且其功耗性能及优化一直是国际上功率器件领域内研究的热点和难点。在先前研究的IGBT模型的基础上,对PSpice软件仿真所得的实验数据利用一种新的计算方法,对IGBT的静态功耗和动态功耗进行了定量计算,并与实际IGBT的功耗值进行对比。结果表明,两者的数据基本一致,同时对IGBT功耗的优化进行了探讨研究。     

一种数字信号处理器的动态功耗管理方案

动态功耗管理是一种系统级低功耗设计技术，降低功耗的思路是根据系统当前负载动态调整时钟频率或者关闭时钟。文章以数字信号处理器为模型，提出了一种系统属性可调节的动态功耗管理方案，它支持通过软硬件配合对功耗进行灵活的动态管理，其管理策略采用了适应性预测算法，并引入非确定性因子。实验结果表明，该方案可以大大降低数字信号处理器的功耗。