基于OTA的8阶巴特沃斯滤波器

巴特沃斯低通滤波器在其通带内具有最平坦的幅度特性,因而得到了广泛应用。实现巴特沃斯滤波器通常使用电压型运算放大器与电阻、电容构成,元件值设定复杂,对电阻、电容的精度要求很高,且对巴特沃斯滤波器参数进行整定时很复杂。采用电流模式的OTA跨导运算放大器实现巴特沃斯滤波器,其电路结构简洁,元件间成比例关系,与元件值精度无关,这提高了滤波器的稳定性,同时滤波器参数易调。     

一种新的高线性OTA及其应用

提出一种高线性的OTA,并且实现在连续时间滤波器中的应用。OTA电路采用交叉耦合单元和差分对的互补结构的输入级,弥补传统OTA线性度的不足,解释提高OTA线性度原理。成功的实现所设计的OTA应用于连续时间滤波器中。最后,采用HSPICE对电路进行仿真验证,并与传统的结构的OTA进行比较,结果表明该电路正确可行,线性度高。     

基于OTA的模拟元件电路非线性特性建模

研究了一种典型CMOS源耦合差分时管电路(OTA)的非线性特性,得到非线性失真项.据此,导出了由OTA构成模拟电阻和模拟电感以及其他一些模拟元件电路的非线性特性解析式,这些解析式对于上述单元电路所构造的各种滤波器的非线性分析具有一定价值,而其推导方法可以应用于其他类似的电路.     

基于OTA的多涡卷混沌电路的设计

提出了一种用跨导运算放大器（Operational Transconductance Amplifier,OTA）实现多涡卷混沌电路的方法。根据运放实现的蔡氏二极管分段线性特性,用OTA代替运放后拟合出了相同的蔡氏二极管非线性特性,实现了基于OTA的蔡氏电路;在此基础上通过扩展转折点电压,设计出了基于OTA的多涡卷混沌电路。 Pspice仿真验证了理论分析的正确性。文章提出的电路易于调节,理论上能实现任意涡卷混沌吸引子,电路适于高频应用。     

基于数字控制线性可调OTA的FPAA

提出了一款基于差分式数字控制线性可调跨导运算放大器（POTA）的低功耗、高性能的现场可编程模拟阵列（FPAA）。可重构模拟单元（CAB）采用差分式POTA电路,提高了电路高频性能和抗共模干扰能力。为了减少通用电容矩阵中寄生电容对电路性能的影响,设计了一款电容倍增器。采用六边形互连网络拓扑结构和开关共享技术,使各CAB之间实现了较好的可编程能力,同时减少了可编程开关数量及开关噪声对电路性能的影响。作为应用,在4[×]7阵列结构上重构实现了一个可调谐六阶巴特沃斯通用滤波器,通过调节相应开关的控制字可实现电路拓扑结构和参数的改变,从而实现不同的滤波类型和极点频率的调节。电路的性能通过Pspice仿真得到了验证。     

一种全差分的高速CMOS运算跨导放大器(OTA)的优化设计

全差分高速CMOS运算跨导放大器由一个折叠-级联输入级和一个共源输出增益级构成,并采用Cascode补偿技术．在对运算跨导放大器的性能做了详细的分析后,设计出一个采用单纯形优化算法的优化程序,它能够快速地设计出满足指标的运算跨导放大器．最后给出了一个设计实例．     

基于OTA和CCCII的电流模式可调谐滤波器

设计了一种新颖的双二阶电流模式通用滤波器结构,该滤波器仅包含有源器件OTA、CCCII和接地电容,电路结构简单,与VLSI工艺兼容,便于集成,可实现同时低通、高通、带通、带阻、全通等滤波功能;Q和ω0可以互相不影响的独立调节。采用PSPICE软件仿真分析了所提电路的性能。     

电流反馈运算放大器的原理及应用

介绍了电流反馈运算放大器（ＣＦＡ）的原理、特性、应用考虑及典型器件。     

新颖交流交流变换中运算放大器设计应用

使用CSMC 0.6um CMOS工艺设计了一个运算放大器,并构成功能模块用于交流-交流变换电路。该放大器由差分输入级和共源输出级构成,使用了密勒电容补偿和调零技术。仿真结果表明∶在1.73mW的低功率消耗下,提供71.7dB的直流增益、67°的相位裕度和7.7MHz的单位增益带宽.并应用该放大器构成绝对值电路和带通滤波器两种功能模块。     

一种低功耗高线性Gm-C滤波器的设计

设计了一种应用于W-CDMA零中频接收机系统的跨导-电容(Gm-C)低通滤波器及其调谐电路。该接收机中的滤波器采用截止频率为2.2 MHz的3阶巴特沃斯滤波器,在10 MHz频率处的阻带衰减达到34 d B。电路采用SMIC 0.18μm CMOS工艺模型,在电源电压为1.8 V时,滤波器的IIP3可达到21.13 d Bm,电路功耗为3.31 m W。同时,该滤波器采用开关电容调谐电路来精确控制滤波器的截止频率,将截止频率的偏差降低到3%以下。     

基于FPAA的模糊自整定PID控制器设计

为提高过程控制的响应速度,提出了一种基于现场可编程模拟阵列(FPAA)模糊自整定PID控制器的硬件实现方法。在8块AN221E04芯片中实现模拟乘法器、求小求和以及除法等单元电路,由各单元电路组合成完整的控制器。作为硬件电路,该控制器与软件编程实现的模糊PID控制器相比具有很强的实时性;作为纯模拟电路,该控制器内部传输信号均为连续值的模拟量,不需要A/D、D/A转换电路,与采用数字电路实现的控制器相比具有电路简单、运算速度快的特点。仿真实验结果表明：基于FPAA的模糊自整定PID控制器超调量小、稳态误差小,控制器响应时间降到了微秒级。     

基于神经网络控制的数字化软开关电源

基于神经网络控制技术,采用FLEX10 KAFPGA（EPF10K30AQC208）数字控制芯片研制开发了容量为180W的有源箝位正激软开关电源;并且详细分析了该电源的控制时序及神经网络的数字化控制方案,最后给出了系统的实验结果。从实验结果可以看出神经网络控制鲁棒性强,系统的稳定性能好,动态响应速度快,而且主回路的开关管实现了零电压软开关。     

基于FPGA的手写数字BP神经网络研究与设计

手写数字逆向传播（Back Propagation,BP）神经网络由输入层、隐藏层、输出层构成。训练数据是MNIST开源手写数字集里60?000个样本,BP算法由随机梯度下降算法和反向传播算法构成,采用network小批量数据迭代30次的网络学习过程,训练出合适的权重和偏置。利用现场可编程门阵列（Field Programmable Gate Array,FPGA）硬件平台,Verilog代码实现BP算法、时序控制各层网络训练状态、Sigmoid（S型）函数及导数线性拟合是设计重点。初始化均值为0,方差为1的高斯分布网络权重和偏置,采用小批量数据个数[m]为10,学习系数[η]为3,在系统中输入样本及标签利用Quartus13.0和modelsim仿真与分析,工程运行迭代30次时间是4.5 s,样本识别正确率是91.6%,与软件python2.7相比满足了硬件设计的实时性和手写数字识别的高准确率。     

可进化芯片的FPGA接口设计与实现

针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。     

8位CISC微处理器的设计与实现

介绍了一种基于FPGA芯片的8位CISC微处理器系统,该系统借助VHDL语言的自顶向下的模块化设计方法,设计了一台具有数据传送、算逻运算、程序控制和输入输出4种功能的30条指令的系统。在QUARTUSII系统上仿真成功,结果表明该微处理器系统可以运行在100 MHz时钟工作频率下,能快速准确地完成各种指令组成的程序。     

梳状线可调带通滤波器的设计与仿真

针对现有的微带可调滤波器中心频率调节范围较窄的问题,依据梳状滤波器的原理和变容二极管的特性,设计出一种梳状线可调带通滤波器,经ADS仿真可得其中心频率可调范围达到0．49～5．08GHz、相对带宽仅为6．1％～9．4％,该梳状线可调带通滤波器具有中心频率调节范围很宽、结构简单、易于实现、易于扩展等优点,在工程上具有一定的推广应用价值。     

一种改进的粒子滤波算法及其FPGA硬件实现

提出了一种改进的粒子滤波目标跟踪算法,提出了限定区域的伪随机算法和根据权值分布的自适应重采样算法来提升目标跟踪的精度和并行特性。同时在算法的FPGA硬件结构实现上,对程序结构进行调整,充分利用流水线并行处理数值计算,运用硬件并行特性加快粒子的权值排序过程。实验结果表明,提出的算法在实验室场景与遮挡情况下都具有良好的跟踪准确性和实时性。     

多通道GPS卫星信号仿真器设计与实现

立足于GPS卫星信号仿真技术,提出了基于DSP+FPGA的多通道GPS卫星信号仿真器硬件设计方案,概略介绍了硬件系统的基本架构,详细给出了基于此上的软件结构和程序流程,最后通过实验验证了该方案的可行性。实验结果表明,该方案设计的GPS仿真器信号逼真度高、可编程性强、使用灵活,并具有一定的动态性能,为GPS接收机的性能检测提供了有益的支持。