一种1.3GHz硅双模预置分频器

本文介绍了一种硅双模预置分频器（÷４０／４２）的电路原理、电路设计、版图设计、工艺技术及研制结果。采用３μｍ设计规则的硅双极型ｐｎ结对通隔离工艺、薄层外延和泡发射极等ＥＣＬ高速电路制作技术，双模预置分频器最高工作频率在－５５℃～＋１２５℃环境温度范围内达１３００ＭＨｚ以上，并且具有输入动态范围大、电源电压宽等特点。     

全温超高速ECL双模预置分频器设计

本文叙述了全温(-55～+125℃)超高速ECL双模预置分频器的工作原理、电路设计、版图设计及研制结果,还简述了制作工艺。整个电路设计以提高电路工作速度和温度特性为中心,采用优化的开关电流分配、最佳的电路工作点设置、带温度补偿的电阻反馈网络结构和合理的版图设计,来提高工作速度和保证良好的温度性能。研制的÷8/9分频器,在全温范围内最高工作频率达600MHz以上。     

一种超低功耗5 GHz双模预置分频器

介绍了一种改进型的超高速、低功耗双模预置分频器(÷64/65、÷128/129)。该预置分频器采用0.35μm BiCMOS工艺制作,在3.5 V电源电压下最高工作频率达5 GHz,电源电流为4mA,电源电压3.3 V时最高工作频率达4.8 GHz。预置分频器工作在0.5~5 GHz频率范围内输入灵敏度小于-20 dBm,工作在-55~125℃温度范围,最高频率达4.5 GHz。     

超高速低功耗ECL予置分频器研究

本文介绍一个÷5/6低功耗ECL予置分频器的设计,从降低电源电压,减小内部逻辑摆幅和寄生电容等几方面讨论了提高电路高速低功耗特性的途径。该电路采用串联电源电压结构,内部电路在-2.5V～-2.7V电源电压下工作。电路功耗仅为具有相同功能的普通ECL电路的1/6。采用3μm设计规则的氧化物隔离等平面S型双极工艺。发射极条实际尺寸2μm×9μm,晶体管f_i为3.2GHz。室温下典型功耗75mW,最高M作频率大于900MHz。     

650MHz÷10/11预置分频器工艺研究

本文介绍了改进后的氧化物隔离等平面-I工艺在专用集成电路中的应用,采用这种工艺制作的650MHz÷10/11预置分频器通过了军用考核(-55℃～+85℃)标准,常温下最高工作频率可达740MHz。     

基于新型双模分频器的低功耗多模分频器

提出了一种基于新型源耦合逻辑或门的双模分频器和一种基于双D触发器的双模分频器。与传统的基于与门逻辑的双模分频器相比,基于新型源耦合逻辑的双模分频器减少了一级堆叠管,增加了采样开关管的过驱动电压,提高了工作速度。基于双D触发器的双模分频器比传统的基于4个D触发器的双模分频器节省近一半的晶体管,减小了芯片面积,降低了多模分频器的功耗。基于上述两种新型双模分频器架构,并引入分频比扩展技术,在0.18μm CMOS工艺下,实现了一种宽工作范围高速低功耗的多模分频器,分频范围为4～8192,工作频率范围0.8～2.7GHz,消耗电流1.25 mA。     

射频接收机中低抖动双模分频器

对射频接收机中双模分频器的设计和应用进行了研究，提出了一种改进型D-latch以提高双模分频器速度与驱动能力,一种将D-latch与“或”逻辑门集成的结构以降低电路的复杂度.采用TSMC0.18μm CMOS混合信号工艺实现了用于地面数字电视接收机的除16/17双模分频器，采用0.18μmCMOS标准单元库设计并以与双模分频器同样的工艺实现了可编程吞吐式脉冲分频器，测试结果显示双模分频器的输出抖动小于0.03%,而且能够与可编程吞吐式脉冲分频器良好地配合工作。     

射频接收机中低抖动双模分频器

对射频接收机中双模分频器的设计和应用进行了研究.提出了一种改进型D-latch以提高双模分频器速度与驱动能力,一种将D-latch与"或"逻辑门集成的结构以降低电路的复杂度.采用TSMC 0.18μm CMOS混合信号工艺实现了用于地面数字电视接收机的除16/17双模分频器.采用0.18μm CMOS标准单元库设计并以与双模分频器同样的工艺实现了可编程吞吐式脉冲分频器.测试结果显示双模分频器的输出抖动小于0.03%,而且能够与可编程吞吐式脉冲分频器良好地配合工作.     

新型双模前置32/33分频器设计

提出了一种新颖的分频器设计方案,在高频段采用改进的CMOS源耦合逻辑(SCL)结构的主从D-Latch进行分频;在低频段采用自锁存的D触发器进行分频,从而实现高速、低功耗、低噪声双模前置32/33分频器。基于TSMC的0.18!mCMOS工艺,利用CadenceSpectre工具进行仿真。该分频器最高工作频率可达到5GHz,在27℃、电源电压为1.8V、工作频率为5GHz时,电路的功耗仅4.32mW(1.8V×2.4mA)。     

一种2.4G的低功耗BiCMOS预置数分频器

文章主要介绍了一个利用TSMC 0．25μm RF BiCMOS工艺实现的预置数分频器（Plmscaler）。其中，采用了特殊的D触发器和组合逻辑门结构，改进了预置数分频器结构。能够使分频器工作在低功耗、高速度之间有比较好的折衷。     

1400MHz硅双极低功耗÷8ECL静态分频器

本文介绍了一种超高速ＥＣＬ硅双极低功耗÷８静态分频器的电路原理，电路设计，版图设计，工艺设计及研制结果。整个电路设计以提高电路工作速度和温度特性为中心，采用优化的开关电流分配，最佳的电路工作点位置，带温度补偿的电阻反馈网络结构和合理的版图设计，来提高工作速度和保证良好的温度性能。     

数模混合GHz级频率综合器下变频模块设计

介绍了一种应用于GHz级高速频率合成器的数模混合下变频模块.采用了高速射频双模预分频器与数字逻辑综合生成的可编程吞脉冲分频器相结合的设计方法.双模预分频实现了高速低抖动低功耗,双模预分频器工作在除8状态输出133MHz频率时,均方差抖动小于2ps;可编程吞脉冲分频器算法灵活、设计复用性强,该算法可以灵活运用到许多复杂频率综合系统.相比较而言,该设计获得了更好的高频电路性能与设计复用性.     

应用于26 GHz-41 GHz频率综合器的高速可编程分频器的设计

毫米波频率综合器中的重要模块之一高速可编程多模分频器,它主要用于对VCO的输出信号进行分频从而获得稳定的本振信号,它的性能影响整个毫米波频率综合器性能。本文设计的一种高速、低功耗、分频比可变的分频器具有非常重要的意义[1]。根据26 GHz-41 GHz硅基锁相环频率综合器的系统指标,本文基于TSMC 45nm CMOS工艺,设计实现了一种高速可编程分频器。本文采用注入锁定结构分频结构实现高速预分频,该结构可以实现在0 d Bm的输入功率下实现25 GHz-48 GHz的分频范围、最低功耗为:2.6 m W。基于脉冲吞咽计数器的可编程分频器由8/9双模分频器和可编程脉冲吞咽计数器组成。其中8/9双模分频器由同步4/5分频器和异步二分频构成,工作频率范围10 GHz-27 GHz,最低输入幅度为:300 m V,最低功耗为:1.6 m V。可编程吞咽计数器采用改进型带置数功能的TSPC D触发器,该可编程分频器的最大工作范围:25 GHz;最小功耗为:363μW。本文设计的高速可编程多模分频器,可以实现32-2 062的分频比;当工作于28 GHz时,相位噪声小于-159 dBc/Hz。动态功耗为5.2 m W。     

一种500MHz高速程序分频器

文章介绍的高速程序分频器,电路方案独特,设计简洁新颖。在充分发挥各单元电路逻辑功能的基础上,通过巧妙地连接和组合,使其具有工作频率高(可高达500MHz)、功耗低、分频比预置直观、工作稳定可靠的显著特点,是一种性能优越,颇具特色的高速程序分频器。     

400MHz吞脉冲程序分频器的研制

本文介绍了程序分频器的组成、逻辑设计。及提高速度的措施,该分频器配合双模前置分频器,可使吞脉冲程序分频器频率达420MHz。     

MC12022低功耗双模预置分频器

ＭＣ１２０２２低功耗双模预置分频器有６４／６５／１２８／１２９四种分频功能，最高工作频率可达１６００ＭＨＺ，是移动通信中ＰＬＬ的关键电路，本文介绍了其工作原理、主要性能特点、电路参数、管脚排列及电路的典型应用。     

一种低功耗频率预置快速锁定的锁相环频率综合器

本文提出了一种2.4GHz低功耗频率预置快速锁定的锁相环频率综合器,该频率综合器使用0.18um 的CMOS 工艺制作。设计了低功耗的混合信号压控振荡器,双模预置分频器,数字处理器和非易失性存储器来降低整体系统的功耗和减小锁定时间。数字处理器可以在工艺偏差的情况下自动的校正压控振荡器的预置频率,使得对振荡器频率的预置可以达到很高的精度。测试结果表明,在1.8V 的电源电压下,频率综合器的电流消耗为4mA,它的典型的锁定时间小于3us。     

超高频全集成数字式锁相频率合成器

主要介绍了应用于蜂窝移动通信系统通信机频率合成器的设计、调试以及测试结果。该频率合成器采用全数字式锁相频率合成方案,其核心部件为集成低功耗频率合成单元(LOPSY)TDD1724,配以高性能的混合集成窄带VCO,高速双模前置分频器以及环路滤波器等,实现了以最简单的单环方案,达到较高性能指标要求的目的,它可以广泛应用于VHF/UHF频段无线电通信设备及仪器仪表等领域。     

一种CMOS高速可编程双模前置分频器

在锁相环设计中,双模前置分频器(dual—modulus prescaler)是一个速度瓶颈,而D触发器是限制其速度的主要因素。我们对传统的Yuan-Svensson真正单相时钟(TSPC)D触发器(DFF)做了改进,给出了动态有比D触发器的结构,该触发器结构简单,工作频率高,功耗低。并基于此设计了一个可变分频比双模前置分频器,可适用于多种无线通信标准。采用0．35μm CMOS工艺参数进行仿真,结果表明,在3．3V电源电压下其工作频率可达4．1GHz。     

2.4GHz动态CMOS分频器的设计

对现阶段的主流高速CMOS分频器进行分析和比较,在此基础上设计一种采用TSPC(truesingle phase clock)和E-TSPC(extended TSPC)技术的前置双模分频器电路.该分频器大大提高了工作频率,采用0.6μm CMOS工艺参数进行仿真的结果表明,在5V电源电压下,最高频率达到3GHz,功耗仅为8mW.