基于FPGA的高速时间交替采样系统

提出了一种高速高精度数据采集系统的设计。ADC高速采样基于时间交替采样结构实现,以FPGA为逻辑控制芯片,DSP为误差矫正算法处理中心。在对系统总体设计各模块进行介绍的基础上,重点分析了系统存在的偏移误差、时延误差和增益误差,并描述了一种误差矫正方法。通过实验测试,结果表明该设计能够实现1 GS/s的高速采样,并能完成明显的误差矫正。     

基于锁相环的高速示波器等效采样系统设计

采用小数分频锁相环芯片ADF4351作为采样时钟发生器,利用FPGA进行等精度测频,运用差频法顺序等效采样原理,设计了最高等效采样率为160 GS/s的高速示波器等效采样系统。同时通过时钟分配器和数字延迟线产生交替采样时钟,利用4片最高采样率为250 MS/s的8 bit ADC进行时间交替采样,使系统的最高实时采样率达到1 GS/s。由于采用低抖动的时钟源,系统在DC到500 MHz的设计带宽内保持了良好的噪声性能,信噪比优于基于DDS技术的等效采样系统。     

高速多通道并行AD采集卡的设计

多通道同步采样技术在相控阵雷达中得到了广泛的应用;针对多通道、高采样率的ADC系统对PCB设计带来的技术挑战,提出了利用两块ADC芯片通过FMC接口至FPGA控制完成4路模拟信号的实时同步采样技术方案,用于改善高速模数混合电路设计中器件布局、电源和信号完整性等对ADC性能的影响,并在分析时钟抖动对信噪比影响的基础上,完成了时钟和ADC芯片外围电路设计;该方案设计灵活、简单,通用性强,可广泛应用于相控阵雷达、MIMO通信、波束形成、声纳等领域。     

基于ADSP21160的多通道同步采样并行处理系统

为了满足水声通信以及水下信号处理和目标识别等方面对高速实时并行处理系统的要求,文章设计并研制了一种基于4片SHARC-DSP芯片(ADSP21160)和多通道同步采样ADC芯片的多处理器并行数字信号处理系统,解决了水声通信与阵列信号处理中多通道同步采样和大数据量的高速实时处理的问题,同时该系统具有良好的稳定性和通用性。     

基于FPGA的多通道数据采集系统设计

针对大地电磁探测系统的特点,设计了以FPGA为核心处理器的多通道高分辨率电磁数据采集系统,解决了五路24位ADC芯片ADS1255与ARM之间接口复杂、难以实现的问题。详细介绍了FPGA逻辑设计的模块划分和具体实现。本方案外围电路结构简单可靠,易于扩展,实现了采集系统的高性能和高可靠性,特别适用于多通道高精度的数据采集系统。     

基于数字后处理算法的并行交替采样ADC系统

为了在现有的模/数转换(ADC)芯片的技术条件下提高模/数转换系统的性能,在并行交替采样系统失配误差修正算法的基础上,研制了8-bit 4-Gsps并行交替采样ADC系统.该系统中4个1-Gsps ADC通道并行采样同一模拟信号;以锁相环和可调延迟线芯片为核心,组成低jitter,低skew的多相时钟产生电路,为各ADC逼连提供交替采样时钟;在FPGA芯片双倍速I/O和内部集成锁相环的支持下,使用单片FPGA芯片接收ADc系统产生的高速并行数据,并完成数据同步、重排和缓存,通过USB接口读出.基于模拟数字混合滤波嚣组的数字后处理算法修正了各ADC通道间的增益、偏置和采样间隔三种失配误差.测试结果表明,该并行交瞽采样ADC系统在4-Gsps采样率下,对200 MHz与803 MHz正弦波信号分别达到6.89 b与5.81 b的ENOB以及51.81 dB和S1.13 dB的SFDR,接近ADC芯片手册给出的性能.     

基于FPGA和AD9226的高速交叉采样设计

在一些数据采集领域,需要对信号进行高速率采样,但是单芯片难于满足要求。本设计采用三路ADC交叉采样方式,结合采样时钟等相位差设计、采样误差校正、高速数据处理措施,通过对被采样信号和还原信号的对比,验证了本设计的正确性。本设计最高采样速率可达195MHz。     

高速非均匀采样信号的重构方法

并行交替采样中通道间的时基偏差易导致采样非均匀,且现有的信号重构方法运算量较大,容易使采集性能迅速下降.通过分析信号的频谱特征,提出了一种实时性较高的双通道并行采样重构算法;并采用FFT算法及反傅里叶变换对通道时基误差进行了实时校正.实验结果验证了该算法的可行性.     

并行多维自适应采样

针对现有自适应采样方法绘制效果差和速度慢的问题,提出一种并行的多维自适应采样方法.首先对多维空间进行粗采样,将其自适应地分割为多个子空间;然后扩展各子空间边界,根据噪声评价值分配每个子空间所需的采样点数;在各子空间上构建KD树以并行地对其进行自适应采样;最后根据各采样点间的梯度值重构图像.实验结果表明,该方法能够以更少的样本绘制高质量的景深、运动模糊和软阴影效果,并控制绘制图像时的内存消耗,支持高分辨率的真实感图像生成.     

基于FPGA的并行DDS

介绍一种提高直接数字合成器(DDS)系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列(FPGA)的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式,输出频率范围250MHz～350MHz,频率分辨率6Hz,寄生信号抑制50dB。该DDS电路具有接口简单、使用灵活等优点,可用于雷达、电子战领域的宽带信号产生。     

JPEG-LS多路并行译码的FPGA实现

提出了一种基于FPGA的JPEG-LS的多路并行译码系统,运用VHDL语言实现,以提高图像的译码速度.系统主要分为检测模块、译码模块和码流分配模块三部分.在检测模块中提取和去除头文件的图像信息,译码模块则根据算法对图像数据进行恢复,码流分配模块为多路并行算法的关键.利用流水线结构的思路采用乒乓操作将码流从检测模块传送到外部RAM.在译码时采用同样的方法将数据送入多个译码模块进行译码.     

基于FPGA的多通道遥测采编器设计

针对某模型弹遥测数据的采集,设计了一种多通道遥测采编器.采用FPGA作为逻辑控制器,提出了一种模拟开关级联模式采集电路,实现了40路传感器信号的数据采集,并对采集的数据统一编帧存储到存储器中.对采集电路中出现的震荡现象做出分析并提出了解决方案,给出了多路混合数据编帧方法和采集控制时序.试验结果表明:该采编器性能可靠,采集精度高,并具有很好的通用性.     

基于FPGA的多通道数字示波器设计

该数字示波器以SEP4020芯片和FPGA芯片为控制核心,利用高精度转换芯片ADS8322和高速八选一模拟开关74HC4051进行数据的采集和通道的切换,基于等效采集原理可实现对10Hz-10MHz的周期信号进行采集和显示,实时采样速率≤1MSa/s,等效采样速率≥200MSa/s。     

基于FPGA的多通道SSI通信控制器设计

采用VHDL硬件描述语言,以Xilinx公司的FPGA为设计平台,设计实现了以开源软核MC8051为核心的控制单元,控制4路SSI协议模块的SoPC架构的通信控制器,并对通信控制器进行了功能仿真与验证.该控制器可灵活进行IP核模块扩展,并可作为外围处理机与TI公司TMS320C6000系列DSP进行互连通信,将慢速串行...     

基于FPGA的多通道音频信号评估系统

设计并实现了一种基于FPGA的六通道音频信号评估系统.系统由最高64 kS/s的16位模数转换器AD73360对常用音频信号进行采样.设计了一个嵌套式状态机,按照状态跳变,将输入信号暂存到FIFO中.FIFO中的数据会通过USB协议上传到电脑端的MATLAB GUI(Graphical User Interface)中...     

基于FPGA的高速多通道数据采集系统设计

介绍一种基于FPGA的数据采集系统的设计,以CycloneⅡ系列的EP2C35F484芯片为主控单元,配合模数转换芯片ADS7825和USB传输控制芯片CY7C68013,并结合外围电路实现了采集系统。基于QuartusⅡ9.0平台,实现了对ADS7825芯片和CY7C68013芯片的控制与通信,并采用Verilog硬件描述语言,实现了系统的仿真,给出了系统核心模块的时序仿真波形图。经测试,系统实现了对多路模拟信号的采集,具有良好的稳定性、快速性。     

利用FPGA实现的多通道同步数据采集卡

介绍了一种基于PC104总线的多通道高速同步数据采集卡的设计方法,硬件上采用FPGA进行控制逻辑设置和数据缓存的实现,简化了硬件电路,同时也提高了其使用的简易性和配置的灵活性,具有准确和快速的特点。     

基于FPGA的多路无线信道监听系统设计

为了满足工业无线标准中跳频技术开发和测试的要求,选用16片TI高性能无线收发芯片CC2530监听2.4 GHz全部信道,以FPGA为逻辑控制核心完成16路数据的接收和缓存,结合USB2.0传输控制芯片FT2232H将数据高速传输至上位机,上位机采用C#语言开发,完成了信道设置、数据解析和显示功能。测试结果表明,基于FPGA的多路无线信道监听系统具有良好的实时性和可靠性,能够满足工业无线标准开发和测试的要求。