惯导组件多路脉冲计数系统设计

为了提高惯导组件的标定效率,减少数据传输过程中的瓶颈,设计了一种基于USB接口的多路脉冲计数系统.该系统在FPGA内部对24路惯导组件脉冲信号进行无缝计数;然后,通过GPIF接口,建立了一条无需CY7C68013A的中央处理器参与的数据传输通道;数据可由通用串行总线上传至上位机。系统经过长时间测试,运行稳定,获取数据准确,能满足惯导组件性能标定的要求.     

惯导组件的脉冲输出测控系统

针对目前惯导组件脉冲输出测试过程中测试范围小、精度低、无法进行动态测试的问题,研究了一套惯导组件的脉冲输出测控系统.本系统采用USB接口技术,使用FPGA芯片采集数据,对惯导组件脉冲输出进行5 ms一次的采集,并在测控计算机中对数据进行实时显示和存储.本文所设计的测控系统能够对具有12路脉冲信号的惯导组件进行测试,并且同时能够对测试过程中的转台及温箱进行监测与控制,实现了动态测试.本测控系统的测试范围能够达到0.1Hz~1 MHz,误差小于1×10-4,满足了实际测试的要求.     

XC4000的电路设计研究

剖析ＸＣ４０００系列现场可编程门阵列集成电路芯片的结构特点，研究在电路设计过程中资源的合理配置与利用。     

惯导组件的计算机检测系统

针对惯导组件输出脉冲检测系统测量范围小、稳定性和可靠性低、数据处理和存储时系统功耗急剧增加的缺点,设计了一种高速的惯导组件的计算机检测系统.该系统以Atmega128单片机和FPGA为核心,对惯导组件输出的12路脉冲每20 ms进行一次采集,利用单片机对采集上来的数据进行处理,把处理完成的数据从串口输出到测控计算机,进行实时显示和存储,实现了对1 Hz～1.636 MHz之间信号频率的测量,满足测试要求.     

基于ALTERA的FPGA/CPLD下载电路设计

介绍了ALTERACPLD/FPGA可编程逻辑器件在系统配置方法,给出了ALTERAMAX和FLEX系列器件的下载电路.     

基于FPGA的雷达信号光纤传输系统设计

为解决雷达数据的大容量、长距离传输问题,通过分析雷达信号的特点,设计了一种特殊的帧结构形式,用于多路雷达信号的光纤传输系统中,并在FPGA内实现了基于此帧结构的时分复用、解复用和信道编解码电路.     

激光多普勒差频条纹处理电路设计

为了解决全光纤激光速度干涉系统产生的多普勒信号的实时采集和处理问题,提出了一种以现场可编程逻辑门阵列(FPGA)为核心的信号采集和处理系统的实现方案.系统以Cyclone IV的FPGA为核心控制模块,结合信号调理电路、A/D电路及D/A转换电路构成多普勒信号的采集和处理系统,完成针对振动信号的速度和位移信息的解调.采用音叉搭建了振动测试平台,通过示波器可同时观测目标的速度和位移变化.研究结果表明:所设计的测振系统速度测量范围为0.1~30m·s~(-1),频率测量范围为DC-1MHz,频率测量误差为1%.     

函数发生器的脉冲信号发生电路设计

介绍了脉冲信号的三种产生方法及其优缺点,提出了通过改进直接数字合成控制逻辑来改善脉冲信号技术指标的方法,设计的电路可以产生最大为20MHz的脉冲波,脉宽分辨率最大可达0．01％．跳变时间为50ns．     

USB2.O多路脉冲数据采集系统开发

针对在激光陀螺测试中,每4 ms一次的数据采集并与计算机实时通信时出现的各种问题,设计了一种基于USB2.0高速接口的多路脉冲采集系统.利用USB接口芯片中的端点缓冲区(FIFO)存放每4 ms采集到的数据,并以1 s为时间间隔把数据读入主机,成功的检测了陀螺在上电后2.8 s内的点火次数和点火时间,陀螺在2.8~2.9 s内的漂移量以及陀螺在2.9 s以后,每4 ms在三个方向上自由度的转动变化.本系统使用FPGA实现计数器及逻辑控制模块的功能,计数频率范围可达1×10-8~16 MHz.经实地测试,本系统准确可靠且能长时间稳定运行.     

基于FPGA技术的数字混沌信号产生

为了产生数字混沌PN序列,提出了一种连续混沌的数字化技术。首先对连续的混沌系统离散化,然后在SIMULINC平台上借助于DSPBUILDER里的模块构建了该离散化混沌系统的模型,并通过MATLAB相图仿真以及QUARTUSⅡ里的时序仿真证实了设计的可行性。最后将工程中的HDL文件下载到FPGA芯片,在实验中获得了数字混沌PN序列。同时,利用D/A转换验证了这种数字化技术的精确性。     

高速数字图像采集显示系统的设计与研究

为满足实时显示高速数字图像的需求,分析了CameraLink接口技术和VGA（VideoGraphicsArray）接口协议的标准。根据VGA接口具有多种显示模式,设计了以FPGA（FieldProgrammableGateArray）为核心处理器的数字图像采集显示方案。FPGA通过CameraLink接口采集图像数据,并对图像进行缓存处理,对FP-GA构造VGA接口的时序信号和控制视频D／A进行数字量的模拟化。实验证明,该系统实现了图像的实时显示。人机交互和采集后的图像可以进行长距离传输。     

Optimized Implementation for Wave Digital Filter Based Circuit Emulation on FPGA

A binary tree representation is designed in this paper for optimization of wave digital filter (WDF) implementation. To achieve this, an equivalent WDF model of the original circuit is converted into abinary tree representation at first. This WDF binary tree can then be transformed to several topologies with the same implication, since the WDF adaptors have a symmetrical behavior on their ports. Because the WDF implementation is related to field programmable gate array (FPGA) resource usage and the cycle time of emulation,choosing a proper binary tree topology for WDF implementation can help balance the complexity and performance quality of an emulation system. Both WDF-FPGA emulation and HSpice simulation on the same circuit are tested. There is no significant difference between these two simulations. However, in terms of time consumption, the WDF-FPGA emulation has an advantage over the other. Our experiment also demonstrates that the optimized WDF-FPGA emulation has an acceptable accuracy and feasibility.     

基于FPGA和布尔差分的某型雷达电路故障诊断

为解决求解布尔差分异或运算量大的问题,针对高速实时数据处理的需要,提出了用现场可编程门阵列（FPGA：Field Programmable Gate Array）实现故障测试码生成的方法,并阐述了用该方法对某型机载雷达电路进行故障诊断的全过程。通过仿真结果得出,采用48 MHz的时钟,对八输入的电路生成全部测试码只需43μs,尤其是对较复杂电路,优势更为明显,为实现该雷达的快速故障诊断提供了一条新思路。     

现场可编程门阵列与单片机结合的数字示波器的设计与实现

将现场可编程门阵列与单片机相结合来设计数字示波器,由现场可编程门阵列进行信号采样,单片机实现LCD显示和键盘操作.实验表明实时采样频率和等效采样频率覆盖范围为1kHz～100MHz,输入阻抗大于1MΩ,且外围电路简单,极大地减少了被测信号所受干扰.     

FIR数字滤波器设计与仿真

针对数字信号处理技术对数字滤波的实时性和可靠性要求越来越高的问题,设计一种更高效可靠的数字滤波器成为必然.已有的有限冲激响应数字滤波器FIR通过传统的分布式算法实现在速度和资源占用方面上都存在着不足,因此,针对FPGA(field programmable gate array)的特点,采用表分割技术的分布式算法和Wallace Tree算法相结合的新型算法,减少了乘加器的使用.与传统的分布式算法相比,该技术可支持高达10亿次采样/s的输入数据,减少了32％的Slice资源占用量,达到了FIR数字滤波器处理速度更高、资源占用量更低的设计目标.     

地面数字电视系统中内交织器的FPGA实现

在地面数字电视系统中，广播信道存在着突发噪声干扰和随机噪声干扰，而且前者的危害甚于后者。交织就是把集中的突发噪声引起的差错，按一定规律均匀分散给各码字，提高总体差错控制能力。该文介绍了DVB—T地面数字电视系统中内交织的原理和算法，并在此基础上，利用FPGA器件实现内交织器中的比特交织和符号交织。提出了一种新的数字信号测试方法-SignalTap。最后，经过仿真和硬件测试，得到预期的设计结果。     

数字视频图像传输中基于FPGA的图像去噪方法

在靶场测试实验中,为了节约经费和节省时间,需要将大量的视频图像进行高速传输与存储,以方便事后处理。研究了数字视频图像传输中一种基于FPGA（FieldProgrammableGateArray）的数字图像去噪方法,设计了基于FPGA的图像滤波器,并利用Matlab进行仿真实验。得出基于均值操作的自适应中值滤波方法对受到混合噪声污染的图像信息具有更理想的滤波去噪效果。