2.5 GHz高线性度瓦级CMOS功率放大器的设计

设计了一个工作于2.5 GHz、最高输出功率达到31.8 d Bm的CMOS功率放大器(PA),该PA由两级放大器组成,两级放大器均采用全差分电路结构。为了实现1 W以上的输出功率,第二级放大电路由两个完全相同的子放大器组成,然后通过高效率的片上功率合成器将两个子放大器的输出电压相加。片上二次谐波短路电路用来提高PA的线性度,对比没有采用二次谐波短路的PA,采用二次谐波短路后PA的三次谐波失真下降7 d B。该PA采用TSMC 0.18μm CMOS设计,采用Agilent ADS软件进行电路仿真和片上无源器件的设计,电路仿真结果表明:在2.5 GHz工作频率点,PA的输入完全匹配(S11=-25 d B),小信号增益达到25 d B,功率增益为19.4 d B,最高输出功率达到31.8 d Bm,最高功率附加效率(PAE)达到32.9%,三阶交调失真在输出功率等于22.3 d Bm时为-30 d Bc。     

基于模拟预失真的2.4 GHz CMOS功率放大器设计

基于65 nm互补金属氧化物半导体(CMOS)工艺,设计一种2. 4 GHz的两级全差分功率放大器。通过采用片上变压器实现单端信号和差分信号之间的转换和输入输出阻抗匹配和将驱动级作为预失真器的模拟预失真技术提高线性度,从而实现高增益、高集成度和高线性度的功率放大器芯片。芯片面积为1. 08 mm×1. 37 mm。仿真结果表明:在2. 4 GHz的工作频点,功率放大器的-1 d B输出功率为22. 9 d Bm,功率附加效率为23. 5%,小信号增益为27. 2 d B,三阶交调失真为-35. 6 d Bc。     

基于功率合成器的20 GHz CMOS功率放大器设计

设计了一个工作频率高达20 GHz、最高输出功率23.4 dBm的CMOS功率放大器(PA),该PA由两级放大器组成,采用全差分Cascode电路结构。PA的输入、级间、输出匹配网络均采用片上变压器实现,实现单端输入、单端输出,功率合成器用来提高PA的输出信号摆幅。该PA基于TSMC 0.18μm CMOS工艺模型进行设计,采用Agilent ADS软件进行PA性能仿真和片上变压器的设计,版图仿真结果表明:在20 GHz频段内,PA的输入、输出完全匹配(S11=-13.85 dB、S22=-10.94 d B),小信号增益S21达到21.5 dB,芯片面积仅为0.56 mm~2。     

E类射频功率放大器设计

基于0.18μm CMOS工艺,采用包含增益驱动级在内的两级电路结构,设计了一个工作频率为2.4GHz的E类开关模式功率放大器,并实现了全片集成.电路通过负载牵引技术获得最佳输出负载,在2V电源电压下经ADS2005A仿真,当输入信号功率为-10dBm时,获得约21.5dBm的输出功率,功率增益为31dB,功率附加效率达到57.69%的较好结果.     

用于UHF RFID的功率放大器设计

功率放大器是UHF RFID系统的重要模块,也是RFID系统中功耗最大的器件。本文采用TSMC0.18rf CMOS工艺,设计了一款用于RFID的线性功率放大器。在915 MHz频段,最大输出功率为17.8 dBm,饱和效率达到了40%,输出1 dB压缩点(P1dB)为15.4 dBm,其小信号增益达到了28.7 dB。     

2.4GHz0.18um CMOS功率放大器设计

文章介绍了采用TSMC 0.18um CMOS工艺设计的2.4GHz WLAN(无线局域网)功率放大器,放大器采用并联拓扑结构设计,改善了功率附加效率(PAE).在3.3V工作电压下,其压缩点输出功率为21dBm,最大输出功率22.3dBm,最大功率附加效率PAE高于38％,可应用于无线局域网802.11b标准的系统.     

CMOS射频功率放大器的设计方法

使用主流的CMOS工艺设计高效率、高增益和一定输出功率的射频功率放大器仍然是无线通信片上系统面临的主要挑战之一。本文简述了CMOS射频功率放大器的研究热点和设计难点,重点讨论了负载线匹配、线性区扩展和功率效率增强等关键技术,并提出了一种改进型的包络消除与恢复(EER)的线性扩展法,能满足宽带通信系统的功率放大需要。     

基于SiGe HBT的38GHz功率放大器设计

功率放大器(Power Amplifier,PA)是射频前端关键的模块,基于0.13μm SiGe HBT工艺,设计了一款38 GHz功率放大器。提出了HBT集电极寄生电容和传输线谐振的方法减小芯片面积,针对毫米波频段下,晶体管可获得最大增益较低,采用堆叠晶体管提高了功率放大器的增益,同时通过优化有源器件参数,提高了功率放大器的输出功率和效率。仿真结果显示,在4 V的供电电压下,工作在38 GHz的功率放大器1 dB压缩点输出功率为17.8 d Bm,功率增益为19.0 dB,功率附加效率为32.3%,功耗为252 mW。     

低功耗CMOS低噪声放大器的设计

针对低功耗电路设计要求,基于SMIC 0.18μm CMOS工艺,设计了一种电流复用两级共源低噪声放大器。仿真结果表明,在2.4 GHz的工作频率下,功率增益为26.26 d B,输入回波损耗S11为-27.14 d B,输出回波损耗S22为-16.54 d B,反向隔离度为-40.91 d B,噪声系数为1.52 d B,在1.5 V的供电电压下,电路的静态功耗为8.6 m W,并且工作稳定。     

基于谐波抑制的小型化高效率功率放大器设计

针对传统VHF波段功率放大器存在的体积大、效率低、谐波干扰严重等问题,利用集总参数元件设计了一款工作于该波段的小型化、高功率、高效率功率放大器。通过在功率放大器的输出匹配电路中引入多级LC谐振网络,实现了对谐波分量的有效抑制,提高了功率放大器的线性度和效率,也改善了电磁兼容性。实物测试结果表明,该功率放大器的饱和输出功率约为44.9 dBm,饱和功率增益为14 dB,功率附加效率为62%,性能优良,具有较好的实际工程应用价值,可广泛应用于航空、航天等领域。