基于模拟存储器的FPGA原型验证系统

当前ASIC功能验证流程中,FPGA原型验证系统的可调试性一直是制约验证速度的重要障碍。本文提出了一种模拟存储器技术,即将FPGA板上的存储请求映射到PC机上,由PC机上的软件模拟存储器的行为。通过此技术,功能验证工程师可以非常方便地记录和分析测试用例的执行轨迹,以及设置访存事务级的断点等,大大增加了验证板的可调性。同时,模
拟存储系统的设计复杂度和成本也低于由硬件实现的大容量存储系统,有助于降低FPGA原型验证板的设计复杂度。     

一种基于FPGA的SD卡控制器设计方法

针对使用SD卡实现高速大容量数据的存储问题,设计了一种基于FPGA的SD卡控制器。目前使用微处理器驱动SD卡时主要使用SPI模式,但SPI模式存储速度较低,若要实现高速大容量数据的存储,需要开发一种基于SD模式的SD卡控制器。本文选取FPGA进行控制器的设计,将控制器主要分为时钟分频模块、命令响应模块、数据传输模块以及CRC校验模块,并使用ZYNQ7010芯片的FPGA部分进行各个模块的仿真验证,充分利用FPGA的可扩展性及SD模式的存储速度优势,为使用SD卡实现高速大容量数据存储提供支持。     

FPGA器件的在线配置方法

介绍基于SRAM LUT结构的FPGA器件的上电配置方式;着重介绍采用计算机串口下载配置数据的方法和AT89C2051单片机、串行EEPROM组成的串行配置系统的设计方法及实现多任务电路结构中配置的方法,并从系统的复杂度、可靠性和经济性等方面进行比较和分析。     

基于VHDL语言的FPGA设计

采用VHDL语言在Xilinx公司的FPGA芯片上实现通用8255芯片的设计,具体介绍了基于VHDL语言的FPGA设计和优化设计的方法。     

基于FPGA组的ASIC验证原型系统和逻辑分割算法的研究与实现

随着ASIC设计规模的增长和问题复杂度的增加，传统的逻辑验证方法已难以满足应用的要求。基于FPGA组的验证方法能有效缩短系统的开发周期，可提供更快、更彻底的验证，更能满足逻辑验证的需要。本文对验证系统的可配置互连结构和ASIC逻辑分割算法进行了研究，提出了相应的实现方法。     

一个基于FPGA的数据通道的设计

随着电子设计自动化(EDA)的发展，ASIC(专用集成电路)的设计越来越受到重视，EPGA一作为ASIC设计所使用的最主要方法之一，也目渐成为推动EDA发的一项重要技术。本文结合一个实际项目对FPGA的工作原理、外围电路配置以及软件设计的方法做了一个具体的介绍。     

关于复杂FPGA设计的一些技巧

随着社会的发展,FPGA的应用将越来越广泛,其设计也必然将越来越复杂.作为设计人员来说,在今后的工作中会遇到更多的问题,从这个角度出发,提出了一些在设计中的技巧,最后给出了一个例子说明如何在实际中做到这点.     

基于ZYNQ Linux平台的FPGA外设控制研究

ZYNQ是双核异构架构,拥有ARM端与FPGA端.基于ZynqMPSoC的硬件系统在视频监视、物联网、工厂自动化等领域有广泛应用,既能利用FPGA的逻辑资源实现数据的高速并行处理,又能利用ARM移植操作系统带来的控制便利性与拓展性。面向现实场景项目的实际开发需求,在ZYNQ平台上移植Linux系统可以有效提高开发的效率,并且提升系统运行的稳定性。为了在ZYNQ更方便地控制FPGA,将FPGA作为可编程外设,通过编写硬件IP核和软件驱动。本文提出一种通过PetaLinux移植,生成系统启动镜像,修改pl.dtsi设备树文件,编写字符设备驱动程序,将FPGA作为可编程外设使用,构建面向Zynq MPSoC平台的嵌入式Linux开发环境,有利于Linux系统下有效地控制FPGA资源,针对不同任务的差异化需求进而快速开发,能够有效降低Zynq MPSoC平台PS与PL端交互的开发难度。     

一种基于FPGA的可重构计算系统设计

介绍可重构计算的概念和基于SRAM工艺的FPGA器件的特点。设计了一种基于FPGA器件的可重构计算系统,着重讲述了该系统的在线重配置电路的总体结构,FIFO、FPGA配置逻辑模块、控制寄存器和控制逻辑等功能模块及系统的工作流程。最后探讨了可重构计算相关研究面临的问题和发展方向。     

基于FPGA的DDR SDRAM控制器设计与实现

随着DDR SDRAM的广泛应用,为满足不同平台下的访存需求,文章设计并实现了一种基于FPGA的DDRSDRAM控制器,通过分级流水结构提高了系统性能,并通过参数的在线配置满足不同内存颗粒的参数需求,保证了控制器的灵活性和可扩展性。     

基于Flash控制器的FPGA在线加载功能设计

传统的FPGA程序更新的方式是使用开发工具通过JTAG方式将FPGA程序固化至存储器件Nor Flash中,当某一复杂系统内需要更新多块FPGA时,JTAG方式由于同时只能更新一块FPGA,耗费时间长,并且还必须连接线缆,无法实现远程更新。因此,提出了一种FPGA在线更新程序的实现方案,该方案可以实现系统内的多块FPGA程序更新,最大化更新速度的同时,可通过网络实现远程更新,便于调试及远程升级。     

基于FPGA的大规模查找表设计与实现

本文介绍了一种用FPGA控制外部存储器来实现查找表的方法,结合其工作原理和硬件平台,重点介绍其软件设计过程,并对其中的难点———FPGA对FLASH编程问题进行了详细的阐述。     

用FPGA实现仪表用DDS信号源的ASIC设计

ASIC可以采用全定制和半定制的方法加以实现,采用FPGA来进行ASIC的可测试设计,可以很大程度上节约ASIC设计的成本.本文介绍了一种基于FPGA实现的DDS信号源的ASIC的设计方案,它可以灵活地输出任意波形,并可以较方便地改变波形的频率和相位.该方案可以嵌入到采用FPGA芯片实现的仪器仪表中,具有结构简单、功能强大、性价比高的特点,稍加改动可适用于许多仪器仪表系统中,具有很好的可移植性.     

RS-PC译码器芯片设计的FPGA验证

在分析FPGA验证对ASIC设计的作用的基础上,提出了一种为了验证RS—PC译码器芯片设计的FPGA验证方案。该方案具有可测试性强,灵活和通用的特点。     

FPGA技术在自动监测与控制中的应用

介绍了一种基于FPGA的自动监测与控制装置的系统组成,如性能,其特点是以FPGA芯片作为算法的核心运算部件,完成高速采样、算法滤波等具有高速度要求的任务,因而对与之接口的MCU的性能要求大为降低。     

基于FPGA的改进型FIR滤波器的实现

利用分布式算法对FIR滤波器的硬件实现进行了探讨,在数乘累加的理论上,对分布式算法的串行、并行和拆分查找表法的FPGA硬件实现方法进行了研究。结合FPGA查找表结构,兼顾资源及运行速度的要求,用拆分查找表的方法设计了16阶8位常系数FIR滤波器,并在Quartus Ⅱ 5.0下进行仿真,仿真结果验证了该算法的有效性和实时性。     

基于EDA技术的多功能数字时钟的ASIC设计

采用EDA技术设计了一个在FPGA芯片上实现的数字时钟,它可以显示年、月、日、时、分、秒、星期,并且可以设定闹钟和整点报时.数字时钟的输入设备是一个4×4的编码键盘,输出设备是用于显示的15个七段数码管、若干LED指示灯及蜂鸣器,数字时钟的内部功能模块可以分为三个部分:综合计时电路、显示控制电路、调整控制电路.其中综合计时电路用于完成各种计时功能,显示控制电路用于完成计时结果的显示,调整控制电路用于调整计时系统的有关参数.     

基于高性能SOC FPGA阵列的NVM验证架构设计与验证

新型非易失性存储器(non-volatile memory, NVM)技术日渐成熟,延迟越来越低,带宽越来越高,未来将不仅有可能取代以动态随机存储器(dynamic random access memory, DRAM)为代表的易失型存储设备在主存中的垄断地位,还有可能取代传统Flash和机械硬盘作为外存服务未来的计算机系统.如何综合各类新型存储的特性,设计高能效的存储架构,实现可应对大数据、云计算所需求的新型主存系统已经成为工业界和学术界的研究热点.提出基于高性能SOC FPGA阵列的NVM验证架构,互联多级FPGA,利用多层次FPGA结构扩展链接多片NVM.依据所提出的验证架构,设计了基于多层次FPGA的主从式NVM控制器,并完成适用于该架构的硬件原型设计.该架构不仅可以实现测试同类型多片NVM协同工作,也可以进行混合NVM存储管理方案验证.     

基于DSP+FPGA+ASIC的实时红外图像处理系统

设计了一种高性能实时红外图像处理系统。针对红外探测系统,提出了DSP FPGA ASIC的图像处理架构,采用FPGA(EP1S10)实现非均匀性校正等图像预处理,自主研制的ASIC芯片实现图像多级滤波处理,DSP(TMS320C64X)实现红外小目标检测算法,构成处理能力强、接口可靠稳定的图像处理系统。实验测试表明,该实时红外图像处理系统工作稳定、可靠,满足系统性能指标的要求。     

基于PCI总线的FPGA配置系统的设计

在对FPGA配置比特流文件进行结构分析的基础上,通过系统PCI总线利用Select MAP配置模式实现了对FPGA数据进行在线配置系统的设计,解决了传统数据加载方法中需要加载电缆的限制,完成了对FPGA芯片程序加载过程的完全软件化操作．使得整个系统的配置、调试能够同步进行。实验测试表明,系统工作正常,证明系统原理与硬件设计是成功的。