反应生成的TiSi_2薄膜特性及TiSi_2/poly Si栅结构特性、TiSi_2/n~+-Si接触特性和形貌的研究

<正> 一、引言 随着集成电路的发展,集成度的提高,器件尺寸将逐渐缩小,此时RC延迟时间及接触电阻的影响将越来越显著。目前广泛应用的多晶硅栅材料在亚微米技术中已不再适用,取代它的有硅化物/多晶硅栅。由于TiSi_2的电阻率低,形成温度低,因此是人们最重视的硅化物。本文对反应生成的TiSi_2/poly Si栅结构及TiSi_2/n~+-Si的接触特性进行了系统研究,有助于     

N~+和N_2~+注入Si的力学和电学特性

本文用X射线衍射(XRD)的运动学理论和扩展电阻(SR)研究了N~+和N_2~+注入Si的力学和电学性质,给出了不同剂量的晶格应变随注入深度的分布以及在注入层中产生的点缺陷数量。用SR给出了不同剂量N~+和N_2~+注入Si的电阻率随深度的变化。二者比较,我们实验的各种剂量(1×10~(16)cm~(-2)除外)的电阻率大致相等,而产生的应变,后者是前者的1.3倍左右。     

MOS结构Si/SiO_2界面态的电荷泵测量

建立了一套进行MOS结构Si／SiO2界面态电荷泵测量的测试系统，其发展的快速电荷泵技术可使界面态测量速度达到5次／秒．分析研究了泵电流与Si／SiO2界面态测量之间所应关注的技术细节．借助于电荷泵法，研究了PMOSFETSi／SiO2界面态在辐照和退火过程中生长和退火的行为规律．     

高温工艺对TiSi_2/n~+-Poly-Si复合栅MOS电容特性及TiSi_2膜性质的影响

本文研究了高温退火过程对TiSi_2/n~+-POly-Si 复合栅MOS电容电学性能及TiSi_2膜特性的影响.结果表明,当炉退火温度高于900℃时,TiSi_2层厚度变的不均匀,甚至在某些地方不连续;TiSi_2/n~+Poly-Si 界面十分不平整;多晶硅中杂质外扩散十分严重; MOS电容的性能和电学参数变差.对于RTA过程,高温退火对MOS电容的电学特性没有产生不利影响,TiSi_2膜仍很均匀.所以,在 TiSi_2/Poly-Si复合栅结构工艺中,高温退火过程最好采用 RTA技术.     

TiSi_2薄膜的形成特性及TiSi_2/多晶硅复合栅结构的研究

本文用反应生成和合金靶溅射两种方法生成了TiSi_2薄膜,并对其形成特性进行了研究,同时将所形成的TiSi_(?)薄膜应用于MOSFET和MOS电容的制作中.结合电学性反的测量和TEM(横截面)在位观察,研究了TiSi_2/多晶硅复合栅结构的特性,发现当多晶硅厚度小于某一临界值时,经高温炉退火后,SiO_2/Si界面将会产生许多新的界面在,SiO_(?)层中会产生缺陷.对离于注入和热扩散掺杂的两种样品,多晶硅层厚度的这个临界值几乎是相同的.根据我们的实验和分析结果,证实了在TiSi_2薄膜的形成过程中所引入的应力是产生上述现象的基本原因.     

TiSi_2 Polycide LDD MOS工艺研究

本文着重研究了０．６μｍＴｉＳｉ２ＰｏｌｙｃｉｄｅＬＤＤＮＭＯＳ器件工艺技术．用ＲＩＥ刻蚀获得了０．６μｍ严格各向异性的精细结构２分析研究表明ＴＥＯＳＳｉＯ２膜厚ｔｆ、多晶硅栅的剖面倾角θ是影响侧壁宽度Ｗ的重要因素，经优化后可控制Ｗ为０．３０～０．３２μｍ；在Ａｌ与Ｓｉ之间引入一层ＴｉＮ／Ｔｉ复合层作为Ａｌ－Ｓｉ间的扩散势垒层，获得了良好的热稳定性．上述工艺技术已成功地应用于０．６μｍＴｉＳｉ２ＰｏｌｙｃｉｄｅＬＤＤＥ／ＤＭＯＳ３１级环形振荡器的研制，其平均缴延迟为３１０Ｐｓ（０．２９ｍＷ／级），工作电压     

基于ZnO/SiO_2/Si多层结构瑞利波的特性研究

利用射频(RF)磁控溅射法沉积(002)ZnO薄膜和SiO_2薄膜于Si基底,研制(002)ZnO/IDT/SiO_2/Si结构的声表面波延迟线,并通过3D有限元法仿真分析该结构所激发的瑞利波的声学特性,如相速度、机电耦合系数k~2等。通过实验验证,发现二者吻合较好。分析了ZnO薄膜的厚度对瑞利波特性的影响发现,当ZnO厚为8μm时,k~2取得最大值(为3.88%)。同时,分析了(110)ZnO/IDT/SiO_2/Si结构所激发瑞利波的声学特性,结果显示,当ZnO薄膜的厚为8μm时,k~2取得最大值(为5.5%)。     

Al/TiSi_2/Si系统与肖特基势垒二极管的热稳定性

本文用x射线衍射及I—V测量法研究了Al/TiSi_2/Si系统热稳定性及肖特基势垒特性。热稳定性的研究结果表明;系统在550℃以下退火是热稳定的;在更高的温度下退火,Al开始与TiSi_2起反应,形成了(Ti_7Al_5)Si-(12)三元化合物。在进行电特性研究时,发现系统在450℃退火时,Al已渗透TiSi_2而使肖特基势垒二极管失效。     

在SiO_2中掺Al对Au/纳米(SiO_2/Si/SiO_2)/p-Si结构电致发光的影响

利用射频磁控溅射方法 ,制成纳米 Si O2 层厚度一定而纳米 Si层厚度不同的纳米 (Si O2 / Si/ Si O2 ) / p- Si结构和纳米 (Si O2 ∶ Al/ Si/ Si O2 ∶ Al) / p- Si结构 ,用磁控溅射制备纳米 Si O2 ∶ Al时所用的 Si O2 / Al复合靶中的 Al的面积百分比为 1% .上述两种结构中 Si层厚度均为 1— 3nm ,间隔为 0 .2 nm .为了对比研究 ,还制备了 Si层厚度为零的样品 .这两种结构在 90 0℃氮气下退火 30 m in,正面蒸半透明 Au膜 ,背面蒸 Al作欧姆接触后 ,都在正向偏置下观察到电致发光 (EL ) .在一定的正向偏置下 ,EL强度和峰位以及电流都随 Si层厚度的增加而     

Ti/Si和Ti/SiO_2/Si系统硅化物的形成

用AES、XPS、RBS和X射线衍射等技术研究了在稳态热退火和激光退火条件下,Ti/Si和 Ti/SiO_2/Si系统硅化物的形成.在 500—600℃稳态热退火条件下,Ti/Si系统形成 Ti_5Si_3、TiSi和 TiSi_2三种硅化物;高于 650℃,只存在TiSi_2.TiSi_2的生长服从 △x∝t~(1/2).Ti/SiO_2/Si系统,750℃以上退火,形成覆盖层为TiO 的Ti_5Si_3薄膜,△x∝t~(1/2). CW-Ar~+激火扫描退火Ti/Si样品,功率密度小于2.7kW/cm~2,产生固相反应;功率密度～3.8kW/cm~2,产生液相反应,并形成TiSi_2和纯Si的混合薄膜.对实验结果进行了讨论.     

直接热氮化SiO2薄膜的电特性

对热生长SiO_2膜,在NH_3气氛中高温退火所形成的热氮化SiO_2薄膜是一种有希望用于VLSI工艺的介质膜。本文采用多种方法,较为全面地分析了不同氮化条件下这种薄膜的界面特性、介电性能、电子陷阱参数、掩蔽杂质扩散能力等电学特性;并用其做为绝缘栅制成MOSFET。讨论了热氮化对阈电压和表面电子迁移率的影响。     

Electrical Measurement of Feature Sizes in MOS Si/sup 2/-Gate VLSI Technology

The reduced device dimensions of VLSI circuits resulting from improved lithographic techniques require very useful control of the feature sizes during the production process. For this purpose, test patterns and measurement techniques for automatic electrical measurements of misalignments and feature sizes have been developed for the control of an MOS Si/sup 2/-gate process. Using these methods, correlations between the electrically relevant device parameters and the feature sizes are obtained. A sensitivity analysis for the threshold voltage has been made. It was found that for the technology under consideration, the variation of the feature sizes predominates over the influences of all other technological parameters at transistor lengths of 1-2 //spl mu/m.     

紫外汞灯PVD二氧化硅薄膜特性研究

本文论述了紫外汞灯Hg敏化PVD SiO_2薄膜的原理及方法,讨论了PVD SiO_2薄膜的光学特性、结构特性、电学特性、附着力及应力,并分析了薄膜的成份。     

反应室结构与工艺参数对PVDSiO2薄膜均匀性的影响

本文根据气流模型研究了反应室结构与光激发汽相淀积(PVD)SiO_2薄膜均匀性的关系,并且讨论了工艺参数对PVD SiO_2薄膜均匀性的影响。     

等离子体二氧化硅的制备及特性

<正> 一、 引言 低温能避免高温引起的杂质再分布,杂质表面耗尽,“鸟嘴”结构形成,以及硅片翘曲和热诱生缺陷等,保证高密度IC的实现。硅的低温氧化,是VLSI制作中尚未解决的重要课题,因此引起了人们很大关注。本工作采用低温等离子体技术,研究了900℃以下硅的等离子体氧化,探讨了膜的生长机理和规律,膜的性质与工艺条件的关系。     

PECVD SiO_2-InP MIS结构研究

本文报导用正硅酸乙酯等离子增强化学汽相淀积(PECVD)技术在InP上淀积SiO_2膜的方法,用C—V,DLTS,AES,XPS等手段测量分析了PECVD SiO_2-InP MIS结构的电学性质和界面化学结构,研究了淀积前InP表面的不同处理对界面特性的影响。