基于CCSDS IDC的联合信源与安全编译码

CCSDS图像数据压缩(IDC)标准和分组密码算法SMS4通过将数据压缩与安全分别最优化,使编译码总体性能达到最佳.该算法计算复杂度高,难以保障图像数据在资源受限网络中有效和安全传输.本文使用SMS4分组密钥对图像直流系数进行随机算术编码;对交流系数采用序列加密编码,提出一种基于CCSDS IDC的联合信源与安全编译码算法.仿真实验表明,该算法降低了计算复杂度,同时提供了良好的安全性能.     

基于FPGA的心音监测系统的硬件设计

听诊器是临床上用来监测心音的普遍技术,但传统的听诊器噪音强,对医生经验要求高.利用FPGA技术对心音信号进行采集,具有采集数据传输速度快的优点,在噪音干扰下可提取出有用的心音信号.设计并搭建了基于FPGA的心音监测系统的硬件电路,主要包括预处理电路、AD转换电路、液晶显示电路和FPGA模块设计等.     

用FPGA实现光端机HDB3编码设计

介绍了光端机的E1信道HDB3编码的原理和方法,给出了用FPGA实现E1信号HDB3编码的方法。得到了用Xilinx公司的集成软件ISE6．2进行HDB3编码的原理图及仿真结果。结果表明用XC2S100系列FPGA实现HDB3的转换比采用专用集成电路具有结构简单、体积更小、灵活性高等优点。     

基于FPGA的IP Core设计

文章基于8253的工作原理,结合ALTERA公司的FLEX10KE产品的特点,采用VHDL硬件描述语言与原理图两种设计方式,对8253进行层次化、模块化、参数化的逻辑设计,编写8253的各个功能模块,对设计的所有模块进行仿真验证。将完成的设计最终配置到FLEX10KE芯片上,经调试验证了设计的正确性。     

基于FPGA的高速浮点FFT/IFFT处理器设计与实现

设计一种基于FPGA的改进的并行FFT/IFFT蝶形运算结构.该结构采用按时间抽选的FFT基-2蝶形算法对IEEE单精度浮点数构成的复数进行8路并行处理.利用Xilinx ISE 13.1软件完成FFT/IFFT处理器的设计, 并在Virtex6硬件平台上进行验证.结果表明, 利用这种8路并行结构设计的FFT/IFFT处理器可在合理利用硬件资源的同时提高运算速度及精度.     

基于FPGA的基带信号发生器的设计

采用基于DDS模块的硬件实现方法设计基带信号发生器,在FPGA内部用DDS模块进行频率合成和叠加,利用EDA技术和FPGA实现直接数字频率综合器DDS的设计。可以完成快速的频率切换,并且在改变时能够保持相位的连续,很容易实现频率、相位和幅度的数控调制。实验结果表明该信号发生器达到了一个比较好的设计精度。     

基于FPGA的步进电机定位控制系统设计

在分析了步进电机工作原理的基础上,提出了步进电机定位控制系统的模块划分和实现方法,,以步进电机四相四拍工作方式为例,用Verilog编程在Altera公司的FPGA开发系统中实现了各功能模块和显示程序.在系统仿真的基础上,进行了功能模块的控制实验,实验结果和仿真一致,实现了对步进电机模组的预定控制.     

基于单片FPGA DDS波形发生器设计与测试

介绍直接数字频率合成器(DDS)技术的工作原理,提出了一种基于单片FPGA的DDS波形发生器的设计方案,分析各模块的设计思路,通过VHDL及LPM宏模块完成各模块电路设计,并在Quartus II软件Signal TapII进行测试,能够产生频率和相位可调的正弦波、三角波、方波、锯齿波等多种波形。     

不恢复余数阵列除法器的FPGA实现

在研究不恢复余数法的算法基础上,阐述以可控加/减法器（CAS）为基本组成单元的阵列除法器的构造原理,并给出一个完整的定点小数补码除法逻辑图,最后提出一种基于现场可编程门阵列（Field-Programmable Gate Array,简称FPGA）的除法器的硬件实现方法.     

光纤熔接图像分时采集系统设计

本系统的设计是采用基于ARM9和FPGA的系统平台,利用两个CMOS摄像头,对光纤的垂直的两个方向(X方向和Y方向)图像同时进行图像数据采集,因此ARM可获得三维的光纤熔接图像。两个CMOS摄像头的光纤图像经过ARM处理后,可通过显示设备并行显示。这是一种新的设计,它能够提高光纤熔接图像采集和显示的速度。     

基于FPGA频率合成技术

文章探讨了一种基于 FPGA的跳频通信系统频率合成技术实现方案。它将多种专用芯片的功能集成在一片大规模 FPGA芯片上 ,实现接受机的高度集成化     

FPGA的UART设计和实现

在工程中需要进行FPGA与上位机的通信,根据现场情况选择了UART的RS-232C接口标准规范和总线标准规范进行驱动设计.驱动主要是针对近距离串口通信设计,采用了异步通信协议,同时利用FCS校验来保证通信数据的完整性和准确性.程序采用VHDL硬件语言进行编写.通过长时间测试,运行稳定可靠,并且能够提供一定的抗干扰能力.驱动的实现为FPGA与上位机的通信提供了一种可靠的方式,具有较强的实用意义.     

基于PCI和FPGA的InSAR基线测量实时采集系统

针对双天线干涉SAR基线测量系统数据量大、实时性要求高和体积小的特点,设计并实现了一种基于FPGA+PCI的实时数据采集存储系统.系统基于PCI总线技术,采用FPGA和大容量SDRAM对采集数据进行控制和缓存,利用多个硬盘组成的磁盘阵列进行实时存储,实现了CCD相机和激光测距仪与PCI总线间的高速数据实时传输.对系统进行了功能和性能测试,测试结果表明,系统数据吞吐量大,实时性强,性能稳定,能够有效地满足基线测量系统的需求.     

一种基于CCSDS IDC标准的可伸缩性视频编码算法

空间通信具有资源受限和差错率高等特点。国际空间数据系统顾问委员会（CCSDS）所制定的图像数据压缩标准（IDC)）一种应用于空间通信的图像编码标准。但该标准未能利用序列的时域相关性,仅适用于图像编码,不适应于空间视频通信。因此,结合运动补偿时域滤波,提出了一种基于CCSDS IDC的可伸缩性视频编码算法以及一种新颖的动态帧分组算法。实验结果表明：该算法具有良好的编码性能,并能适应于空间通信网带宽的动态变化。     

基于FPGA的高速信号采集板

设计了一款基于FPGA的高速信号采集板,并对其主芯片ADS825和采集板的主要工作原理进行了论述.实践中,通过连接信号采集板与DE2开发平台进行信号采集,利用SignaltapⅡLogic Analyzer捕获A/D转换后的数字信号,最后在MATLAB下对所采集的数字信号数据进行处理.实验结果表明,该款高速信号采集板能准确快速地采集信号,达到了设计的预期目的.     

基于改进SPIHT算法的SAR图像压缩

小波变换和多级树集合分裂算法(SPIHT)在合成孔径雷达(SAR)图像压缩方面取得了良好的效果,但SPIHT编码方法的复杂性制约了压缩速率的提高. 针对SPIHT编码速度慢和占用内存大的问题,提出一种改进的无链表SPIHT算法,以提高编码运算速度,减少资源占用量,使其适于硬件实现. 实验结果表明,该方法能达到与原算法相同的压缩效果,而运算速度大大提高,适于实时实现.     

结合EZW和AES的图像加密机制

随着图像或视频的网络应用日益普及,各种各样的新型应用不断涌现。由于图像或视频在网络中传输时,网络本身的安全措施并不能完全阻止非法截取事件的发生,因此人们对于图像数据传输的有效性和安全性提出新的要求。提出一种新的方法,其基本思想是通过结合使用离散小波变换(DWT)、嵌入式零树小波编码(EZW)和高级加密标准(AES),在对需要传输的图像充分压缩的基础上,对编码码流加密置乱,从而同时达到有效和安全传输的目的。实验结果表明,该方法在保持较高压缩效率的同时,增强了码流在传输过程中的安全性。     

基于AMBE2000的语音编解码在FPGA中的实现

通过FPGA软件配置的动态方式来设置AMBE2000工作状态,在满足了高品质的语音质量下,提高了设计效率,缩短了设计周期,降低了设计成本。     

一种提升哈夫曼编码压缩比的方法

图像压缩领域中,哈夫曼编码被广泛用于消除图像中的编码冗余,但当图像像素值的离散程度较大时,使用哈夫曼编码对图像进行压缩后的压缩比相对较低。针对上述问题,研究了图像像素值的离散程度与哈夫曼编码压缩比的关联关系,提出了一种提升哈夫曼编码压缩比的方法,该方法利用直方图规定化算法,在图像进行哈夫曼编码之前,对图像直方图进行预处理,将图像像素值集中在直方图上一个较窄的灰度级区间,降低图像像素值的离散程度,达到后期提升哈夫曼编码压缩比的目的。通过客观数据和主观观察验证了该方法在不影响图像视觉质量的前提下,有效提高哈夫曼编码的压缩比。     

FPGA技术在角度多段译码设计中的运用

文章通过对高速摄影测量仪数字测角系统输出的角度数据从22位BCD码到18位二进制码的硬件译码设计过程的论述,具体分析了设计中的确保精度问题;同时着重探讨利用VHDL硬件描述语言实现电路逻辑设计的方法,对利用VHDL语言设计大规模高集成度电路有一定的参考价值。