LDPC码的快速收敛译码算法

给出了一种置信传播算法双向信息传递策略的实现方案,并基于矩阵分解提出了一种LDPC码的快速收敛译码算法——串行级联译码算法．密度进化理论分析和计算机仿真结果表明,与置信传播算法相比,串行级联译码算法可获得更快的收敛速度和较好的译码性能．     

改进的LDPC码译码算法

通过将串行置信度传播机制与归一化BP_Based译码算法相结合,构造出一种改进的LDPC码译码算法。该算法按照校验节点的一定顺序进行置信度传播,改善了置信度传播的收敛特性;同时应用归一化BP_Based算法的置信度更新计算法则,有效降低了译码复杂度,适合硬件实现。在AWGN信道下进行性能仿真。仿真结果表明,本文构造的串行归一化BP_Based算法的译码收敛速度明显快于常用LDPC码译码算法的收敛速度,可以显著提高译码性能。     

一种改进的卷积LDPC码置信传播译码算法

针对卷积LDPC码译码时延长的问题,提出了一种高效的译码算法．在每步迭代过程中运用反馈消息,能更加有效地更新变量节点消息,并采用比重因子法减小了由于因子图中环的存在而产生的误差传播,从而大大减少了译码迭代次数,提高了译码的收敛速度．仿真结果表明,该译码算法减小了5/8的译码时延,并降低了译码复杂度,同时获得了比现有的置信传播算法更好的纠错性能,而且在相同的迭代次数下,本算法在BER为10^-6时获得了0.16 dB的增益．     

串行级联环卷积编码连续相位调制的收敛性能分析

介绍了一种串行级联环卷积编码连续相位调制技术,给出了基于外信息传输(EXIT)图的串行级联环卷积编码连续相位调制系统的收敛性能分析。通过EXIT图可以找出不同串行级联环卷积编码连续相位调制系统的收敛门限。仿真结果表明:串行级联环卷积编码连续相位调制系统的参数不同,收敛的门限也不同;收敛的门限越低,性能越好。     

串行级联码的改进译码设计和SOVA算法

为了提高采用短交织器的串行级联卷积码在低级迭代译码时的性能 ,将对数最大似然算法的译码结构引入传统的SOVA中以增强其在短交织时延时的性能 .由于对数最大似然算法和SOVA算法的结合避免了对最大路径中每步度量的更新 ,该算法也对低时延要求有所贡献 .对几种串行级联卷积码仿真的结果表明改进的译码器能在短帧交织时获得满意的性能 .改进的串行级联卷积码的译码算法和设计适用于高比特率低时延的通信系统 .     

基于FPGA的卷积码分组译码方法

针对传统Viterbi译码方法硬件资源开销大、译码速度低的缺点提出了基于FPGA的卷积码分组译码方法。该方法将待译码数据分成若干组,充分考虑前后分组间的相互影响并分别进行译码,综合考虑每个分组的译码结果后得到最终的译码输出。研究表明:在相同的回溯深度下,该方法与传统的Viterbi译码方法相比,减少了硬件设计的逻辑门数量,提高了系统译码速度。     

低复杂度和低译码时延TPC迭代译码算法

现有的TPC串行迭代译码结构复杂度相对较高,译码时延较大,而低译码延时的Argon并行迭代译码结构则与串行结构相比有一定的性能损失。针对这些问题,本文提出了一种并行改进迭代译码结构。使用该改进并行迭代译码结构能够达到和串行结构相同的译码性能,并且译码时延降低为串行结构的一半。为了进一步降低译码复杂度和译码时延,在低可信度码元的搜索,候选码字欧氏距离的计算以及似然码字和竞争码字的搜索方面进一步作了优化。其中在欧氏距离的计算中采用格雷编码的测试图样,较大的减少了译码复杂度。最后完成了TPC译码并行改进结构的硬件实现,实测表明4次迭代的TPC译码器可以达到28Mbps的译码速度。     

分块并行Turbo码译码算法的研究

Turbo码译码采用迭代译码思想,译码时延较大是其应用于实时性要求较高的通信系统中的一大障碍.为了减少译码计算的时延,利用递推迭代的思想,给出一种分块并行译码的方法,即将接收的整个码字分成若干子块,各子块进行并行处理,其中各子块的前后向递推公式的初始值由相邻子块的前一次迭代译码的边界计算值传递.实验仿真结果表明这种并行译码方法可以取得较好的译码性能,在硬件实现方面可以大大降低译码计算复杂度和时延,从而降低整个Turbo码译码时延.     

LDPC码的分层类拟合修正最小和译码算法

低密度奇偶检验码（LDPC）是一种广泛使用的信道编码,尤其在长码时性能更佳。与编码相对应的便是译码,起初LDPC译码算法的复杂度很高,因此在最小和（MS）译码算法中为了降低算法的复杂度,采用了近似运算,虽然有效地降低了算法的复杂度,却牺牲了部分的误码性能。针对这一现象,本文在最小和译码算法的基础上,再一次作出近似运算,提出类拟合修正最小和（CFMMS）译码算法。该算法会根据MS算法中的非线性函数构造出一种类拟合函数,可以对不同阈值内的变量节点信息作出不同的处理,尽可能实现对校验节点更新过程的准确补偿,使得到的结果更加接近于置信传播算法;在此基础上,应用分层式调度策略,提出一种分层类拟合修正最小和（LCFMMS）译码算法,改变了节点信息的更新顺序,提升了迭代更新中节点信息的可靠度,使得译码的收敛速度得以提升,同时节省了存储空间。仿真和数值结果表明,该文提出的译码算法在一定程度上提升了误码性能,且运算复杂度低、译码收敛速度快。     

基于MapReduce框架的BCH码并行译码研究

传统BCH码串行迭代译码算法计算量大、译码速度慢,无法满足大数据环境下快速译码的要求。本文提出一种基于MapReduce分布式框架的并行译码算法,通过译码的分布式和并行化减少译码时间,通过查找表译码减少译码时的计算量,从而获得较好的译码性能。     

Iterative Demodulation and Decoding Scheme with 16 QAM

Iterativedecodingalgorithmsforbothparallel andserialconcatenatedconvolutionalcodeshaveal waysbeenavitalfieldofresearchindigitalcommuni cationseversincetheywereproposed.Inrecenttimes anewserialconcatenationofaconvolutionalcode withamappingoperationisproposedanditisnamed asbit interleavedcodedmodulationanditerativede coding(BICM ID)[1].Inthispaper,iterativede modulationanddecodingisreviewedandahighlevel modulationisintroducedinthissystem.Becausethe choiceofsignallabelingmapsiscrucialforBICM …     

改进的LDPC译码算法研究

基于LDPC码的BP译码简化算法,结合RMP调度和Offset最小和算法,提出了一种改进的LDPC译码算法。在相同的前提下,改进的译码算法在计算复杂度方面,与Offset最小和算法相比,改善了算法的收敛特性;采用优化的存储方式,降低了存储需求,适合硬件实现。仿真结果表明,改进的译码算法降低了平均迭代次数,减少了量化实现占用的存储单元。     

新的高效LDPC码的译码方法

对于LDPC码的译码算法——和积算法,提出了一种新的基于差分的译码算法,其主要思想是：在LDPC码的二部图上所传递的消息是概率的差分值,而对于校验节点和消息节点的更新都是在特定的加法域中进行. 针对校验节点的更新,还可以选择若干个绝对值最小的差分值进行运算,以进一步降低复杂度. 与传统的基于对数似然比的译码方法相比,新算法的计算复杂度有很大降低,而译码性能和收敛速度没有明显损失.     

一种有效的FG-LDPC译码方法

基于有限几何低密度奇偶校验码（FG-LDPC）译码性能、复杂度和时延，提出了一种混合比特翻转（BF）和大数逻辑译码（MLG）的译码方法。在比特翻转译码过程中，一种有效度量相关校验可靠性的方法被提出。经过BF迭代译码后，再由MLG译码。译码过程不涉及浮点运算，降低了复杂度，减小时延。仿真表明新的译码方法比原有加权比特翻转（WBF）算法性能提高了0.3dB。     

改进的LDPC串行译码

提出了一种改进的低密度奇偶校验码（LDPC）串行译码算法。与传统的串行译码算法不同的是,该算法只需在初始化时计算一次变量节点对校验节点软信息的求和式,而在译码过程中该式可通过简单地局部更新得到。与传统串行算法相比,所提算法在不降低性能的前提下,具有更低的计算复杂度和更高的处理速度。     

一种新的选择BICM-ID混合调制映射方法

提出了一种基于系统外部信息转移图（EXIT）的改进分析方法,利用该方法可以选择比特交
织编码调制迭代译码（BICM-ID）系统中混合调制映射的方案,与EXIT图分析方法不同,该方法利用了系统外部交互信息与整个信噪比区域变化（EMI-SNR）的对应关系. 仿真结果表明
,使用EMI-SNR图的分析方法,可以在BICM-ID系统中不同的信噪比区域内选择不同的混合
调制映射方案,并且能粗略地估算出系统误码率曲线在不同信噪比区域内的高低变化.