基于不经意多项式估值的SM4协同加解密方案

协同加解密是安全多方计算中的重要研究方向,它可以安全高效地实现数据保护、隐私保护。为解决现有SM4协同加解密方案离线计算阶段计算复杂度偏高的问题,提出一种基于不经意多项式估值的SM4协同加解密方案。方案利用预计算的多项式集合和多项式值集合来完成在线阶段的S盒协同计算,从而提高在线计算阶段的性能。该文证明了所提方案的正确性和安全性,同时将其与四种不同的方案进行对比,结果表明,所提方案计算效率明显高于其他方案,说明所提方案能安全高效地完成SM4协同加解密。     

基于SM1算法的文件安全机制设计与实现

智能密码钥匙的物理特性和应用需求,使得必须为其文件操作系统设计专用的文件安全机制,才能有效地为芯片操作系统提供可靠的数据安全和操作,保证文件内存储数据的安全。在分析智能密码钥匙文件系统的文件结构和文件操作方法的基础上,设计基于国密SM1算法的文件安全控制机制,对文件进行多重保护。给出相应的文件存储格式、文件数据访问的加解密和校验处理方式。实验从文件访问的安全性及文件加解密的速率两方面考虑,证明基于国密SM1算法的文件安全控制机制能保证文件的数据及操作安全,且有效地提高了整个文件系统的加解密效率。     

基于高速安全存储SoC芯片的PCIe与SATA通路验证

针对传统SATA控制器存储系统性能受限、安全性不足问题,提出并设计了一款可实现PCIe（peripheral component interconnect express）与SATA（serial advanced technology attachment）协议传输数据互转,基于SM4算法实现本地数据安全存储的高速安全存储SoC（system of chip）芯片。通过构建合理的片内PCIe与SATA互转数据传输通路,利用PCIe VIP（verification intellectual property）及UVM（universal verification methodology）技术搭建系统应用级仿真验证平台,设计基于SystemVerilog语言的源激励用例和C固件,利用脚本自动化控制实现仿真验证。仿真结果表明,该SoC芯片通路上各设备链路建立正确,实现PCIe与SATA互转通路数据正确传输,测试带宽472 MBps,基于SM4算法的本地安全存储加解密无误,SM4算法加解密带宽1.33 Gbps。根据仿真实验结果可知,该PCIe与SATA桥接转换SoC芯片架构设计是可行的,实现了本地数据的安全存储,为进一步进行数据高速转换访问、安全传输存储研究奠定了重要基础。     

嵌入式Linux的IPSec VPN实现

Linux下基于IPsec技术的VPN,由于采用基于IP隧道加密技术,可以最大限度保证通信的可靠安全.在嵌入式系统中,传输数据的加密和解密也为处理器带来较大的负担.利用嵌入式处理器中的加解密硬件协处理器,可以有效降低CPU的利用率,为快速安全传输数据提供了保证.     

OCTEON处理器上实现国密SM2算法整体优化方案研究

SM2椭圆曲线公钥密码算法的核心运算是椭圆曲线上点乘算法,因此高效实现SM2算法的关键在于优化点乘算法。对椭圆曲线的点乘算法提出从底层到高层逐层优化的整体方案。上层算法使用带预计算的modified-w NAF算法计算点乘,中间层使用a=-3的Jacobian投影坐标系计算点加和倍点,底层基于OCTEON平台的大数乘加指令使用汇编程序实现模乘算法。最终在OCTEON CN6645处理器上实现该算法,实验结果表明:SM2数字签名速度提高了约540%,验证提高了约72%,加密提高了169%,解密提高了61%。     

基于SM2算法的密钥安全存储系统设计与实现

目前,密钥成为用户进行身份验证的重要凭据,密钥安全存储在保证用户信息安全中起着重要作用。SM2算法具有高安全性、密钥管理简单等特点,本文首先对SM2算法作简要分析,通过引入USB Key硬件加密技术,提出了一种基于SM2算法的混合USB Key加密算法,通过引入多个变量生成复合多维度SM2密钥,提高了用户进行密钥存储的数据安全性。本文基于Windows 8操作系统,选用USB Key3000D作为开发平台,设计并实现了基于SM2硬件加密算法的用户密钥安全存储系统。经测试,该算法方便可行,加密、解密速度较快且安全性高,使用方便,具有良好的应用效果。     

申威架构下的软件平滑嵌套页表

嵌套页表是一种硬件辅助的内存虚拟化模型,当前国产申威处理器上未能提供该模型所需的硬件支持.然而申威架构特有的特权程序可编程接口可以通过软件构建必要的底层硬件支持.该接口运行在申威硬件模式上,具有最高CPU特权级.基于这一特性,在申威平台上实现了软件平滑嵌套页表模型swFNPT,通过软件设计优化弥补了硬件支持上的不足.特...     

基于申威1621的通用矩阵向量乘法的性能分析与优化

通用矩阵向量乘法（GEMV）函数是整个二级基础线性代数子程序（BLAS）函数库的构建基础,BLAS作为关键基础计算软件之一,目前在申威处理器上却没有一个高性能实现的版本。针对上述问题,为充分发挥申威1621平台的高性能BLAS库计算优势,提出一种基于申威1621的通用矩阵向量乘法的性能分析与优化方法。首先对GEMV函数进行计算重排序、循环分块的改进;然后采取单指令多数据流（SIMD）以及指令重排的优化方式;最后对内存分配方式进行择优选择。测试结果表明,GEMV函数平均性能达到GotoBLAS版的2.17倍。在使用堆栈分配内存空间或增加对y向量步长的判断分支两种方案后,相较于GotoBLAS,小规模矩阵的平均性能由2.265倍提升至2.875倍。为提高大规模矩阵的性能,以及发挥申威1621多核处理器并行机制,在开启4线程后,平均性能达到单核的3.57倍。因此,优化后的GEMV函数在申威平台上较好的体现了并行效果。     

低功耗嵌入式平台的SM2国密算法优化实现

随着无线通信技术的发展和智能终端的普及,越来越多的密码算法被应用到物联网设备中以保障通信安全和数据安全,其中,由国家密码管理局提出的 SM2 椭圆曲线公钥密码算法作为我国自主研发的椭圆曲线公钥密码算法具有安全性高、密钥短的优点,已在通信系统中广泛部署,应用于身份认证、密钥协商等关键环节。然而,由于算法涉及有限域上的大整数运算,计算开销较大,在低功耗嵌入式平台下的执行严重影响用户体验。因此,面向ARM-m系列处理器提出了一种低功耗嵌入式平台的SM2算法的高效实现方案。具体来说,通过 Thumb-2 指令集提供的支持处理进位和节省寻址周期,对大整数的模加、模减等基础运算进行优化,并结合平台可用寄存器的数量构建高效的基础运算模块;基于ARM-m系列处理器乘累加指令周期短的特点,优化蒙哥马利乘法实现,并结合CIOS算法设计高效的模乘方案,方案不再局限于梅森素数,极大地提高了模乘计算的速度和灵活性;在理论分析和实验测试的基础上,给出了嵌入式平台上多倍点标量乘法 wNAF 滑动窗法的窗长选取方法。实验测试结果表明,可有效提升资源受限的低功耗嵌入式平台中SM2 算法的计算效率,不做预计算的情况下在 Cortex-M3 处理器上测试签名速度可达 0.204 秒/次,验签速度0.388秒/次,加密速度0.415秒/次,解密速度0.197秒/次。     

分组密码算法SM4的低复杂度实现

针对分组密码算法SM4中加解密算法与密钥扩展算法的相似性,提出一种将加解密模块与密钥扩展模块复用的基本架构,通过对具体实现结构的分析与选择,使控制逻辑复杂度、复用模块复杂度以及系统吞吐量之间得到权衡.基于该架构设计SM4加解密IP核,在现场可编程门阵列上占用的资源仅为传统设计的55％,基于SMIC 0.18 μm数字CMOS工艺的综合结果显示,仅用0.079 mm2即可实现1 00 Mb/s的数据吞吐量.实验结果表明,该结构可以有效地降低SM4算法的实现复杂度.     

Java项目在申威平台上的移植部署

申威作为全自主的国产CPU之一，较少参与民用市场，在该平台上的应用和支持相对较少。作者在项目中需要采用申威平台进行Java服务的部署，对申威平台上Java项目的支持软件的编译、测试和部署进行学习和研究。本文以Mysql5.7为例介绍了开源linux软件的编译安装方法，最后给出了基于docker容器技术实现申威平台下Java项目快速部署的方案，并实例展示申威平台下，Kylin:V10系统中安装docker的方法。     

基于申威1621的半精度超越函数设计

低精度浮点数常用于深度学习加速,目前申威平台缺乏对低精度浮点数的支持,数学库的设计往往需要结合数据类型与处理器特点定制算法才能发挥出最大优势,旨在为申威1621平台设计一套支持半精度计算的超越函数。通过分析各类浮点数特性,结合申威1621的结构特点提出一种基于回乘取余查表算法。首先,对函数的定义域进行归约,生成精简的数据表;然后将回乘取余后的数值按照sign、exponent、mantissa三部分拆分计算索引;最后,查表返回结果。测试结果表明,使用回乘取余查表算法实现的半精度超越函数,相较于基于多项式近似、移位相加等算法的申威数学库及GLIBC开源数学库,性能分别提升了116%和215%。在精度需求不高的应用中既保证了正确性又大幅度提升了数学函数计算效率。     

基于申威众核处理器的MD5解密算法优化

当前的MD5解密算法无法适应申威架构,不能充分发挥申威26010众核处理器的性能优势。针对上述问题,采用散列初始化、循环展开、链接变量优化、61步优化和申请内存优化等优化方法在单核上进行优化,提高解密算法速度,并且将优化后的解密算法改写成主从模式,将计算任务分配到64个从核中并行执行,对主从核的访存方式进行优化,以减少访存对程序带来的时间开销。通过5组不同任务量的测试,实验结果显示在单核上优化后的平均加速比为12.28,在从核上优化后的平均加速比为44.84。实验结果表明在申威26010众核处理器上的MD5解密算法优化方法具有可行性和有效性。     

基于龙芯SIMD技术的AES加解密优化

高级加密标准AES是Linux系统中安全网络协议采用的主流的加解密算法。该文通过分析AES加解密算法,结合龙芯平台的体系结构特征,提出基于多媒体指令扩展（SIMD技术）优化AES性能的方法。优化前后的安全文件传输协议Sftp（AES加解密）数据传输结果表明,龙芯SIMD技术优化AES算法减少了加解密时间,有效地提高了Sftp的网络传输速率。     

基于计算机网络的椭圆曲线加密系统的硬件设计与实现

文章根据作者的实际开发过程,提出了一种切实可行的基于计算机网络的椭圆曲线加密系统。内容包括椭圆密码体制的选择、有效算法的设计和快速加、解密的硬件实现。并且详细阐述了利用多片数字信号处理器TMS320C50在微机上实现并行椭圆曲线加、解密系统的方法。     

基于计算机网络的随圆曲线加密系统的硬件设计与实现

文章根据作者的实际开发过程,提出了一种切实可行的基于计算机网络的椭圆曲线加密系统。内容包括椭圆密码体制的选择、有效算法的设计和快速加、解密的硬件实现。并且详细阐述了利用多片数字信号处理器TMS320C50在微机上实现并行椭圆曲线加、解密系统的方法。     

一种支持国密算法的miniPCI-E密码卡设计

针对目前信息安全领域中数据安全传输和存储的应用需求,以数字信号处理器为载体,设计了基于miniPCI-E总线的密码卡方案.方案实现了数据加解密、数据签名和验证等算法功能,也提供了密钥生成和管理、用户访问权限控制等管理功能,实践表明,其可用于计算机网络系统和其它安全应用系统,解决终端设备中数据通信的安全防护问题,具有加解密速度快、安全性高的特点,且具有良好的通用性.     

申威26010众核处理器上一维FFT实现与优化

根据申威26010众核处理器的特点提出了基于两层分解的一维FFT众核并行算法.该算法基于迭代的Stockham FFT计算框架和Cooley-Tukey FFT算法,将大规模FFT分解成一系列的小规模FFT来计算,并通过设计合理的任务划分方式、寄存器通信、双缓冲以及SIMD向量化等与计算平台相关的优化方法来提高FFT的计算性能.最后对所提出算法的性能进行了测试,相比于单主核上运行的FFTW3.3.4库,获得了平均44.53x的加速比,最高加速比可达56.33x,且其带宽利用率最高可达83.45%.     

JavaCard处理器上扩展AES加解密硬件模块的研究

JavaCard应用的许多场合需要对数据进行加解密,而JavaCard处理器大都效率不高,难以有效运行现代加解密算法.AOJCP（Area-Optimized JavaCard Processor）是一款自主设计、基于微码、面积优化、低功耗的JavaCard硬件处理器,本文描述了在其上扩展新一代密钥加密标准AES（Advanced Encryption Standard）的全过程.使用硬件执行128bit AES加密算法只需13个时钟,而pentium III机型上手工优化的AES加密算法最快需要226个时钟.扩展AES硬件模块后,AOJCP加解密速度分别可达25.3和23.5Mbit/sec.     

基于计算机网络加密接口卡的硬件实现

本文根据作者的实际的开发过程,提出了一种切实可行的基于计算机网络的椭圆曲线加密接口系统.内容包括椭圆密码体制的选择、有效算法的设计和快速加、解密的硬件实现及双端口共享器的设计.并且详细阐述了利用多片数字信号处理器TMS320C50在微机上实现并行椭圆曲线加、解密系统的方法.