激光模拟单粒子效应中单光子与双光子吸收诱导电荷量对比

通过理论推导和模拟试验,研究了单光子和双光子吸收分别占主导时,脉冲激光模拟试验中电荷收集效率之间的定量关系。分析不同光学参数对模拟试验中电离电荷浓度影响,确定具体激光波长、脉宽、能量及束斑等参数。根据脉冲激光在硅中单光子线性吸收和双光子非线性吸收的特点,推导单光子与双光子吸收产生电荷量比值的定量公式。通过1064 nm和1200 nm波长激光的验证试验,发现了响应脉冲及产生电荷量与脉冲激光能量或能量平方具有良好的线性关系,且在单光子吸收和双光子吸收各自占主导时,单光子吸收产生电荷率明显高于双光子吸收,证明了两种波长激光产生电荷量的比值近似等于公式计算结果。结果表明,1200 nm脉冲激光 1 nJ2 诱导电荷量等同于1064 nm脉冲激光 0.039 nJ诱导电荷量。     

脉冲激光试验评估模拟电路单粒子效应

利用脉冲激光对典型模拟电路的单粒子效应进行了试验评估及加固技术试验验证,研究2种不同工艺的运算放大器的单粒子瞬态脉冲(SET)效应,在特定工作条件下两者SET脉冲特征规律及响应阈值分别为79.4 pJ和115.4 pJ,分析了SET脉冲产生和传播特征及对后续数字电路和电源模块系统电路的影响。针对SET效应对系统电路的危害性,设置了合理的滤波电路来完成系统电路级加固,并通过了相关故障注入试验验证,取得了较好的加固效果。     

基于TCAD的SRAM单粒子效应研究

针对40 nm体硅工艺利用TCAD(Technology Computer Aided Design)对关键NMOS进行3D建模,采用混合仿真模型对SRAM单粒子效应进行模拟仿真.通过改变重离子LET(Linear Energy Transfer)值、入射位置和入射角度,分析了其对单粒子效应的影响.实验结果表明40 nm工艺下单粒子效应各参数的变化与传统工艺一致.最后,基于R-C简化混合仿真模型,相比于混合仿真模型其电压、电流等参数具有较好一致性,验证了该模型对SRAM单粒子效应模拟的有效性.     

高速PWM单粒子瞬态效应脉冲激光模拟试验研究

利用脉冲激光验证高速脉宽调制控制器（Pulse Width Modulator,PWM）单粒子瞬态效应的敏感性和防护设计。试验中,通过改变脉冲激光能量,逐步扫描PWM控制器电路,确定了诱发单粒子瞬态效应的激光能量阈值和敏感区域。通过改变PWM控制器软启动配置电路设计,验证了防护电路设计的合理性,为卫星电源子系统的单粒子瞬态效应防护设计提供技术参考。     

SiGeBiCMOS线性器件脉冲激光单粒子瞬态效应研究

验证SiGe BiCMOS工艺线性器件的单粒子瞬态（Single Event Transient,SET）效应敏感性,选取典型运算放大器THS4304和稳压器TPS760进行了脉冲激光试验研究。试验中,通过能量逐渐逼近方法确定了其诱发SET效应的激光阈值能量,并通过逐点扫描的办法分析了器件内部单粒子效应敏感区域,并在此基础上分析了脉冲激光能量与SET脉冲的相互关系,获得了单粒子效应截面,为SiGe BiCMOS工艺器件在卫星电子系统的筛选应用以及抗辐射加固设计提供数据参考。     

超大规模FPGA的单粒子效应脉冲激光测试方法

建立了一种28 nm HPL硅工艺超大规模SRAM型FPGA的单粒子效应测试方法。采用静态测试与动态测试相结合的方式,通过ps级脉冲激光模拟辐照实验,对超大规模FPGA进行单粒子效应测试。对实验所用FPGA的各敏感单元(包括块随机读取存储器、可配置逻辑单元、可配置存储器)的单粒子闩锁效应和单粒子翻转极性进行了研究。实验结果证明了测试方法的有效性,揭示了多种单粒子闩锁效应的电流变化模式,得出了各单元的单粒子效应敏感性区别。针对块随机读取存储器、可配置逻辑单元中单粒子效应翻转极性的差异问题,从电路结构方面进行了机理分析。     

低失调电压双极运放的单粒子瞬态特性研究

在Ne、Fe、Kr、Xe、Ta五种重离子入射条件下获得了运放的SET幅值-宽度分布,发现SET脉冲具有宽、窄两种形态。在SET幅值-宽度特性基础上,采用概率密度方法获得了任意SET阈值下散射截面与LET的关系。考虑入射深度与器件敏感区域的匹配,根据产生的电荷量,可对重离子-激光的SET进行关联,以便获得等效重离子的激光能量。激光与重离子的对比试验表明,选取恰当的激光能量,能够反映重离子产生的SET幅值。研究结果为双极模拟集成电路抗SET选型评估及激光试验条件的选取提供了参考。     

一种SRAM型FPGA单粒子效应故障注入方法

随着FPGA在航天领域的广泛应用,SRAM型FPGA的单粒子故障也越来越引起人们的重视,用故障注入技术模拟单粒子效应是研究单粒子效应对SRAM器件影响的重要手段,该文主要研究SRAM型FPGA单粒子翻转、单粒子瞬态脉冲的故障注入技术,并在伴随特性的基础上,提出一种单粒子瞬态脉冲故障注入技术。该方法使注入故障脉冲宽度达到...     

基于25 nm FinFET结构的SRAM单粒子效应研究

对基于25 nm FinFET结构的SRAM单粒子效应进行研究。使用Synopsys Sentaurus TCAD仿真软件进行器件工艺校准,并对独立3D FinFET器件以及包含FinFET器件和HSpice模型的混合电路(如6管SRAM单元)进行单粒子瞬态仿真。通过改变重粒子入射条件,分析影响瞬态电流峰值、脉宽、漏极翻转阈值等参数的因素。研究发现,混合模型中,FinFET结构器件的漏极翻转阈值为0.023 MeV·cm²/mg,对未来基于FinFET结构的器件及电路结构的加固提出了更高的要求。     

基于TSV转接板的3D SRAM单粒子多位翻转效应

为了研究硅通孔(TSV)转接板及重离子种类和能量对3D静态随机存储器(SRAM)单粒子多位翻转(MBU)效应的影响,建立了基于TSV转接板的2层堆叠3D封装SRAM模型,并选取6组相同线性能量传递(LET)值、不同能量的离子(¹¹B与^4He、²⁸Si与¹⁹F、⁵⁸Ni与²⁷Si、⁸⁶Kr与⁴⁰Ca、¹⁰⁷Ag与⁷⁴Ge、¹⁸¹Ta与¹³²Xe)进行蒙特卡洛仿真。结果表明,对于2层堆叠的TSV 3D封装SRAM,低能离子入射时,在Si路径下,下堆叠层SRAM多位翻转率比上堆叠层高,在TSV(Cu)路径下,下堆叠层SRAM多位翻转率比Si路径下更大;具有相同LET值的高能离子产生的影响较小。相比2D SRAM,在空间辐射环境中使用基于TSV转接板技术的3D封装SRAM时,需要进行更严格的评估。     

TMR+Scrubbing SRAM加固型FPGA辐照实验研究

针对卫星平台和载荷对大规模集成电路的依赖性越来越强,尤其是SRAM型FPGA。作为信号处理核心器件,FPGA的单粒子效应备受关注。文中研究了三模冗余和动态刷新两种加固方法,并进行重粒子试验验证,采用不同能量的粒子以对照实验的方式验证了加固方法的有效性,试验结果显示,文中设计的加固方法可以提高抗单粒子性能2倍以上。     

基于DICE结构的抗辐射SRAM设计

空间应用的SRAM必须具备抗辐射加固能力.介绍了SRAM工作原理与双互锁存储单元(DICE)技术,给出了基于DICE结构的SRAM存储单元的电路设计、版图设计及其功能仿真.在SMIC 0.13μm工艺下,应用HSPICE进行单粒子效应模拟,与传统6T CMOS SRAM相比,基于DICE结构的SRAM在相同工艺条件下抗辐照能力有显著的提高.     

基于March X算法的SRAM BIST的设计

针对LS-DSP中嵌入的128kb SRAM模块,讨论了基于March X算法的BIST电路的设计.根据SRAM的故障模型和测试算法的故障覆盖率,讨论了测试算法的选择、数据背景的产生:完成了基于March X算法的BIST电路的设计.128kb SRAM BIST电路的规模约为2000门,仅占存储器面积的1.2%,故障覆盖率高于80%.     

激光定位深亚微米CMOS SRAM单粒子翻转敏感区

The pulsed laser facility for SEU sensitivity mapping is utilized to study the SEU sensitive regions of a 0.18/zm CMOS SRAM cell. Combined with the device layout micrograph, SEU sensitivity maps of the SRAM cell are obtained. TCAD simulation work is performed to examine the SEU sensitivity characteristics of the SRAM cell. The laser mapping experiment results are discussed and compared with the electron micrograph information of the SRAM cell and the TCAD simulation results. The results present that the test technique is reliable and of high mapping precision for the deep submicron technology device.     

用于SRAM的低功耗位线结构

提出了一种用于SRAM的低功耗位线结构,通过两种途径来实现低位线电压.在写操作时,利用单边驱动结构来抑制位线上充电电压的过大摆动;在读写操作时,改进预充结构来使位线电压保持较低.仿真表明,该结构使功耗大大节省.     

基于SRAM测试的MBIST电路实现方案

现代SOC电路设计中,存储器特别是SRAM模块的面积占有很大的一部分.通常测试这些存储器采用的方法是通过EDA工具来生成MBIST电路来对SRAM进行测试.然而在没有专门EDA工具的情况下,我们必须手工写电路.本文提供了这一手工MBIST的实现方案,并给出仿真和综合结果.     

深亚微米SRAM存储单元静态噪声容限研究

文章对深亚微米条件下的SRAM存储单元的静态噪声容限进行了详细的理论分析。并在此基础上分析考虑了各种因素对静态噪声容限的影响,并利用Hspice软件进行了仿真。仿真结果显示,理论分析的结果与实际相吻合。