基于FPGA的IRIG-B(DC)码解码卡的设计

为解决传统解码仪存在的体积大、兼容性差等问题,提出利用FPGA实现解调IRIG-B（DC）码信息的电路板卡的设计,该板卡能够解调出IRIG-B（DC）码的时间信息,根据此时间信息,解码卡可以输出相应的秒脉冲,并且通过RS232串口将解调出的时间信息传送给上位机。试验证明该解码卡具有环境适应性强、体积小、结构简明、应用范围广等特点,可以满足实际应用场所对IRIG-B码解码的要求。     

基于LabVIEW FPGA的三相锁相环设计与实现

针对传统FPGA模式开发的锁相环在实时人机交互方面的不足,设计了基于LabVIEW FPGA技术的三相锁相环;方案以sbRIO-9631模块为硬件平台,利用LabVIEW编程控制FPGA逻辑,在FPGA中分三级流水线实现了基于dq变换的锁相环算法,并通过FIFO实时上传采集信号、锁定相位至PC机,最后在PC机上实现对锁相环性能分析、PI参数调控和数据显示;经过实验,该锁相环具有较高的精度,锁相时间约为两个周期,锁相误差约为0.03 rad,通过PC机可实时调节锁相性能。     

基于FPGA视频合成系统设计与实现

为实现将输入的六路BT656视频无失真地合并成一路BT1120视频输出,采用将FPGA技术和视频合成系统相结合的设计方法,用verilog语言设计完成有效视频数据的抽取、SRAM乒乓操作以及FPGA对于视频的拼接处理方法。该系统由视频输入解码模块、存储模块、输出解码模块、i2c模块以及时钟管理模块组成。经算法仿真和逻辑综合,该设计可以实现视频合成的基本功能,满足视频监控系统的实时性要求.综合结果表明该设计占用FPGA片上逻辑资源少,系统运行频率高。     

基于FPGA的智能放大器的研究与实现

在许多检测仪表的设计和应用中,由于被测信号幅度变化范围大、频带宽,通常采用设置量程变换开关的方式对被测信号进行满量程放大以保证测量的精度,使得硬件结构复杂。为了实现测量的智能化, 设计了一种基于FPGA(Field Programmable Gate Array,现场可编程门阵列)的智能放大器,可以根据信号的变化相应调整放大器的增益、可对动态范围宽的输入信号用最佳增益对其进行放大,使得放大后输出信号落入设定的窗口范围之内。该放大器已应用于植物种苗磁电场复合诱导繁育控制系统中,运行结果表明,该设计参数精度高,可靠性强,方便实用。     

基于Arduino的便携式IRIG-B(DC)信号监视系统的设计与实现

为了提高对时间统一系统IRIG-B码信号的监测效率,需要一套自动监测系统;本文结合某型号时间统一系统,针对该时统设备输出的通用IRIG-B(DC)格式时间码,介绍了一种基于Arduino的便携式IRIG-B(DC)信号监视系统的设计过程,给出了以开放源代码硬件项目平台Arduino为核心构建的“输入控制+逻辑处理+数据处理+数据交互+数据存储+网络传输+实时显示”的系统硬件设计结构;利用Arduino内高度集成的AVR二次编译封装库,将复杂的逻辑控制和数据处理等底层的指令封装成简单实用的函数调用,完成了整个系统的任务调度和管理,实现了对时间统一系统IRIG-B(DC)信号的波形采集、数据分析、时间解调、状态监视、实时显示以及数据存储等功能;测试结果表明,系统设计简洁,工作稳定可靠,设计指标满足功能需求。     

基于FPGA和SSPC的智能配电系统设计与实现

航天及航空领域智能配电技术发展迅速。配电系统是航天及航空飞行器的重要分系统,其性能的优劣直接影响到飞行任务的成败,为了提高配电系统的可靠性和灵活性,提出了基于FPGA和SSPC的智能配电系统设计,从航天及航空飞行器智能配电技术的发展现状出发,具体阐述了该系统总体方案的设计思路及关键技术,同时分析了采用FPGA、SSPC和总线通信带来的控制灵活、易于实现故障隔离和系统重构、可靠性高以及系统重量轻等诸多优点。该系统已开展了相关的试验验证,试验结果表明该系统稳定可靠,具有广泛的应用前景。     

基于FPGA的高速数据传输系统设计与实现

为了满足国家重点专项“量子科学实验卫星”中“量子存储板”高速串行数据传输的测试要求,提出了一种以Nios II嵌入式处理器为控制核心,TLK2711、RS422、USB2.0和千兆以太网为传输接口的高速数据传输解决方案;系统采用TLK2711完成高速数据的串并转换,采用RS422完成命令和控制信号的传输,实现与“量子存储板”的高速数据传输;利用Xilinx公司Zynq-7000芯片独有的ARM+FPGA架构实现千兆以太网完成数据的高速传输,利用EXAR公司XR21V1414 USB转串口芯片实现命令、遥测等数据的传输;采用Labview编写上位机控制整个系统的运行,实现命令发送、指令解析、运行状态显示、数据帧产生、高速数据传输、解析和存储等功能;实测结果表明,此系统数据传输速率高达600 Mbps,满足高速串行数据传输的要求,且具有稳定性高、可靠性好等优点。     

基于FPGA的便携式轴承状态监测仪设计

本文提出了一种基于FPGA的便携式轴承状态监测巡检仪的设计方案。介绍了模拟信号放大电路、滤波电路、包络检波电路和电源管理电路等硬件电路设计以及FPGA功能模块设计和软件工作流程。本仪器通过提取分析加速度高频包络信号实现了轴承状态监测功能,利用了FPGA的并行处理优势实现低功耗高性能的优点。     

基于FPGA的QPSK信号干扰源设计

针对QPSK调制方式特点,设计了基于FPGA的信号干扰源,分析了系统干扰原理;利用m序列生成均匀白噪声,采用地址法完成高斯白噪声转换;以Logistic混沌映射电路作为信源,采用直接数字频率合成技术产生正弦信号作为载波,用VHDL语言设计FPGA与单片机的接口电路;在单片机控制下,用于FPGA生成干扰信号经AD9760实现数模转换;仿真和实验表明,该系统精度高,干扰参数易于控制修改,满足实际要求,并且稍加改动可生成多路同步干扰信号。     

基于FPGA的多速率信号发送器的设计

针对传统多速率信号发送器信号的非线性失真大、可调性差等问题,文中提出了一种基于FPGA与DAC5682的新型的设计方案。方案中着重介绍了DAC5682数模转换模块的实现方式以及多速率信号处理算法的实现。DAC模块可以同时实现4通道的数模转换,采样率可以达到1Gsps。同时,为了验证FPGA算法设计的可靠性,文中首先通过MATLAB平台对算法进行了仿真建模分析;然后通过硬件描述语言将算法移植到FPGA电路上,在modelsim中实现了综合后仿真;最后给出了仿真波形。通过仿真验证,发送器具有良好的滤波效果,并可根据实际需求灵活的对基带频率以及变换后的混频模块进行相应的变换和升级。通过FPGA+DAC的设计,简化了系统结构,还能较为高效的实现系统中的各项技术指标。该系统可以广泛应用与移动通信系统中。     

基于FPGA的ARINC429总线嵌入式接口板的设计与实现

提出了在一块芯片内实现ARINC429总线协议,并将USB、PCI两种接口结合在一块接口板上的新构想;并根据板卡的功能和技术指标要求,设计了基于FPGA的ARINC429总线接口板;在硬件设计上采用模块化方法设计了系统的硬件电路,分析了各部分的功能,并对硬件接口进行了详细的设计;软件设计上从硬件和软件两方面论述了NIOS Ⅱ处理器的设计,从总体设计、发送通道、接收通道、接口逻辑等方面设计与实现了多通道总线协议IP核;最后对板卡的功能进行测试,结果表明设计的接口板能够达到ARINC429数据通信的要求,能够克服专用芯片中的数据格式固定,使用不够灵活方便等缺点。     

基于FPGA和ADS8638的数据采集系统的设计与实现

为了解决常用数据采集产品体积较大的问题,选用一种体积小,转换速度快的多通道AD转换芯片ADS8638,设计了FPGA与芯片间的接口电路,并采用verilog语言编写了控制程序,以控制ADS8638芯片对各通道输入的模拟量进行AD转换。通过软件仿真验证、静态时序分析,仿真和分析结果表明,该软件功能、性能、时序正确。最后,将软件经过综合、布局布线后下载到ACTEL FPGA芯片中进行硬件系统测试,测试结果表明,本技术方案设计合理,功能可靠,降低了常用数据采集系统的体积和功耗,具有良好的实用价值。     

基于FPGA与ARM的多路时序控制系统设计与实现

介绍了基于FPGA与ARM7的多通道、多时间范围的同步时序控制系统,采用FPGA实现20路高精度的信号延时输出控制,通过ARM7的数据总线接口实现了ARM与FPGA的数据交互;重点介绍了系统的硬件电路设计、ARM与FPGA总线的设计和FPGA内部程序模块的设计;各通道的输出信号类型与延时时间等参数均可以通过人机接口现场配置,也可以通过上位机软件来配置;该设计可以保证各通道信号通过外触发信号为基准来进行延时输出,系统的延时时间精度小于2μs;ARM7处理器芯片采用PHILIPS公司的LPC2214,FPGA采用Altera公司Cyclone系列的EP1C12Q240;采用硬件描述语言Verilog HDL来设计延时模块,延时精度达到1μs;该系统在靶场测试中验证了其正确性和有效性。     

Design and FPGA Implementation of a new hyperchaotic system

In this paper, a new four-dimensional autonomous hyperchaotic system is designed for generating complex chaotic signals. In the design, its parameters are selected according to the requirements for chaos and hyperchaos. The hyperchaotic nature is verified theoretically by using the bifurcation analysis and demonstrated experimentally by the implementation of an analogue electronic circuit. Moreover, the Field Programmable Gate Array （FPGA） technology is applied to implementing a continuous system in a digital form by using a chip of Altera Cyclone II EP2C35F484C8. The digital sequence generated from the FPGA device is observed in our experimental setup.     

基于DSP+FPGA的新型弹载计算机设计与实现

以某型号导弹飞行试验为研制背景,设计出一款精度高、通用性强的新型弹载计算机。该弹载计算机以高性能DSP和FPGA为系统框架,通过其丰富的外围接口和强大的处理能力,结合AD5764转换模块、MAX3490通信模块、ADUM1401四通道数字隔离器和ULN2801达林顿管驱动器组成的离散量输出等模块,解决了弹载计算机与弹上飞控部件之间复杂的并行数据处理以及多种控制算法实时解算问题,具有体积小、重量轻、精度高、实时性好等特点。经过多次飞行试验表明,该弹载计算机具有较高的可靠性和稳定性,应用前景非常广泛。     

基于改进的Canny算子实时视频边缘检测系统在FPGA上的设计与实现

为了提高图像边缘检测的性能,缩短处理时间,提出了一种基于FPGA的实时视频边缘检测系统。该系统以EP2C8Q208C8为实验硬件平台,首先采用摄像头OV7670获取模拟视频数据,双端口SDRAM实现对图像数据的缓存,利用FPGA并行处理的特点,采用Verilog HDL硬件描述语言实现改进的Canny边缘检测算法,最终实现在VGA显示屏上显示图像边缘的效果。实验结果表明,较传统的边缘检测算法,该系统边缘检测定位精度高,对噪声的抗干扰能力强,能够准确快速的输出图像边缘信息。     

基于FPGA和CAN控制器软核的CAN总线发送系统的设计与实现

基于FPGA嵌入式片上可编程技术,采用现有的CAN总线控制器软核模块,设计了软核控制程序,将由CAN控制器软核及其控制程序组成的CAN发送软件嵌入在FPGA内部,开发了CAN总线通信系统,实现了对CAN总线数字量的发送。经过软件仿真验证、静态时序分析和硬件系统测试,仿真和测试结果表明,该系统设计合理,方案可行,时序正确,功能、性能满足要求。系统将硬件软件化,有效的减少了外围芯片的数量,降低了系统的体积和功耗,提高了产品的集成度、通用性和可靠性,具有良好的实用价值和推广前景。     

基于FPGA的浮点指数函数算法研究与实现

基于FPGA的核电站仪控设备中涉及大量浮点指数运算,而常用的CORDIC算法和线性逼近法等存在计算范围小、计算精度不高等问题,对FPGA硬件实现指数函数的方法进行研究,并提出一种改进的级数近似法。该方法对输入进行预处理,将输入分解后采用查找表和泰勒级数展开结合的方法,在展开很少项数的情况下快速收敛,发挥查找表法和级数近似法的优势,提高算法的运算精度和效率。在Matlab环境下对改进算法的有效性进行仿真验证,且采用Verilog语言进行编程实现,在Microsemi公司的IGLOO2系列FPGA上进行具体算法性能验证。Matlab仿真和FPGA验证结果均表明,改进的级数近似法能够大幅增大指数函数的自变量输入范围,并提高计算精度。