武藏野通研制成39.5ps/门的n~+邻接型GaAsMESFET

<正> 日本电电公司武藏野电气通讯研究所提出了一种n~+邻接型FET,得到了跨导g_m为2.8mS/10μm栅宽、环形振荡器最小传播延迟时间t_(pd)为39.5ps/门的良好特性。器件的制作过程如下:在(100)晶向的掺Cr半绝缘GaAs衬底上,以抗蚀剂作掩模进行选择离子注入(Si~+,60KeV,1.2～2.4×10~(12)cm~(-2))后,淀积PCVDSi_3N_4膜,接着通过干法腐蚀形成由FPM、溅射SiO_2和光致抗蚀剂组成的三层的抗蚀剂图形,最上层的光致抗蚀剂在加工过程中被去掉,得到最下层的FRM相对中间的溅射SiO_2层有0.2μm左右的钻蚀的这样一种结构。采用三层抗蚀剂,通过n~+离子注入(Si~+,1200KeV,4×10~(13)cm~(-2))和SiO_2的     

用于高速逻辑电路的平面GaAs正常截止型结型场效应晶体管(JFET)

<正> 采用直接向半绝缘掺 Cr 的 GaAs 衬底选择注入 Se 离子形成 n 型有源区,并用选择 Zn 扩散形成 p 型栅区的工艺已制造了正常截止型的平面 GaAsJFET。典型的 p-n 结栅长2μm,宽20μm,没有显著的异常横向扩散。用电阻-FET 辑逻门构成的15级环形振荡器表现出传播延时73ps/级,相应的功耗延时乘积为320fJ。最小功耗延时乘积为5.6fJ,相应的延时为163     

采用不复盖保护膜的退火方法制成门延迟为58ps 的 GaAsIC

<正> 日本索尼中央研究所,最近采用在已进行离子注入的 GaAs 衬底上不用复盖保护膜的退火方法制成了结型 FET 环形振荡器,尽管栅长为2μm 是比较长的,仍然得到了最小门延迟时间为58ps、相应功耗为1mW/门的结果。将 GaAs 在800～850℃的高温下退火时,砷容易析出,为此一般采用 Si_3N_4和 SiO_2等来保护表面,但这样做,注入层的结特性容易发生变化。如果在 H_2中通2%的 AsH_3提高 As 分     

硅衬底上生长的MODFET的DC特性和微波频率特性

本文首次报导了用MBE法在硅衬底上生长的1μm栅GaAs/AlGaAs调制掺杂场效应晶体管(MODFET)的微波特性。室温下,硅上这种结构的最大跨导为170mS/mm,GaAs上这种类型结构的跨导为200～250mS/mm,两者性能相当。77K下,在这些结构上没有看到下塌现象,得到的跨导都是270mS/mm。根据室温下微波S参数的测量,在Si上生长的这些GaAs/AlGaAsMODFET的电流增益截止频率为15GHz,它与GaAs衬底上生长的相同器件得到的12～15GHz相当。由高频等效电路模拟,观测到Si和GaAs上生长的所有参数的差别都非常小,这充分证明Si衬底上的GaAs完全适用于做各种器件。     

每门延迟时间为19.6ps的GaAs IC

<正> 日本电电公社武藏野电气通信研究所试制成功了15级的E/D结构的GaAsFET环形振荡器,每门延迟时间为19.6ps,功耗为8.6mW/门,这是室温工作的GaAs IC的最高值。该FET使用三层抗蚀层(抗蚀剂-SiO_2-抗蚀剂)和剥离方法,并利用抗蚀剂的钻蚀,将有效栅长缩短到0.5μm,同时降低源电阻。用离子注入方法,形成n~+漏区和源区。n~+层和肖特基栅金属的间距很短,小于0.3μm,这个距离可用最下层的抗蚀剂的钻蚀量来控制,如果该间距大于0.3μm,则源电阻就要增加,如果为零,栅耐压就要下降。器件采用了直拉法生长的掺铬     

用X线曝光制成了门延迟40ps、沟长0.3μm的NMOS

<正> 美国贝尔研究所用该公司研制的 x 射线曝光装置、x 射线用掩模和可用干法显影的新的光致抗蚀剂制成了门延迟时间为40ps 的环型振荡器。该振荡器的基本器件是有效沟长为0.3μm 的 MOSFET。采用比例缩小的 FET,栅氧化膜厚23nm,结深为0.25μm,沟道掺杂为7×10~(16)cm~(-3),衬底掺杂为8×10~(15)cm~(-3),电源电压为1.5V。每门功耗为0.1mW,门传输     

高性能42nm栅长CMOS器件

研究了20～50nm CMOS器件结构及其关键工艺技术,采用这些创新性的工艺技术研制成功了高性能42nm栅长CMOS器件和48nm栅长的CMOS环形振荡器.在电源电压VDD为±1.5V下,NMOS和PMOS的饱和驱动电流Ion分别为745μA/μm和-530μA/μm,相应的关态漏电流Ioff分别为3.5nA/μm和-15nA/μm.NMOS的亚阈值斜率和DIBL分别为72mV/Dec和34mV/V,PMOS的亚阈值斜率和DIBL分别为82mV/Dec和57mV/V.栅长为48nm的CMOS 57级环形振荡器,在1.5V电源电压下每级延迟为19.9ps.     

高性能42nm栅长CMOS器件

研究了20～50nm CMOS器件结构及其关键工艺技术,采用这些创新性的工艺技术研制成功了高性能42nm栅长CMOS器件和48nm栅长的CMOS环形振荡器.在电源电压VDD为±1.5V下,NMOS和PMOS的饱和驱动电流Ion分别为745μA/μm和-530μA/μm,相应的关态漏电流Ioff分别为3.5nA/μm和-15nA/μm.NMOS的亚阈值斜率和DIBL分别为72mV/Dec和34mV/V,PMOS的亚阈值斜率和DIBL分别为82mV/Dec和57mV/V.栅长为48nm的CMOS 57级环形振荡器,在1.5V电源电压下每级延迟为19.9ps.     

SOI CMOS器件研究

利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效应(SCE)和漏感应势垒降低效应(DIBL);突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力。设计了101级环形振荡器电路,并对该电路进行测试与分析。根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间。     

难熔的WN栅自对准GaAs MESFET工艺及其在门阵列集成电路中的应用

研究了在 n 型 GaAs 上反应溅射的 WN 接触的电性能。当混合气体中含有6%的 N_2时,得到了大的势垒高度(0.84eV)和低的电阻率(75μΩ·cm)。对于1.5μm WN 栅自对准 GaAs MESFET,它的典型跨导是150mS/mm。利用 WN 栅自对准工艺,已经成功地制造出1k 门 GaAs DCFL。在无载和有载的条件下(扇出=3,内连线的长度=2mm)传播延迟时间分别为49ps/门和200ps/门,其耗散功率为0.39mW/门。     

1.0μm栅长GaAs基MHEMT器件及SPDT开关MMIC

利用MBE外延材料和接触式光学光刻方式,成功制备出1.0μm栅长GaAs基MHEMT器件,分别蒸发Pt/Ti/Pt/Au和Ti/Pt/Au作为栅电极金属.获得了优越的DC和RF性能,Pt/Ti/Pt/Au和Ti/Pt/Au MHEMT器件的gm为502(503)mS/mm,JDss为382(530)mA/mm,VT为0.1(-0.5)V,fT和fmax分别为13.4(14.8),17.0(17.5)GHz.利用单片集成增强/耗尽型GaAs基MHEMT器件制备出九阶环型振荡器,直流电压为1.2V时,振荡频率达到777.6MHz,门延迟时间为71.4ps.利用Ti/Pt/Au MHEMT器件设计并制备出了DC-100Hz单刀双掷(SPDT)关MMIC,其插入损耗、隔离度、输入输出回波损耗分别优于2.93,23.34和20dB.     

1.0μm栅长GaAs基MHEMT器件及SPDT开关MMIC

利用MBE外延材料和接触式光学光刻方式,成功制备出1.0μm栅长GaAs基MHEMT器件,分别蒸发Pt/Ti/Pt/Au和Ti/Pt/Au作为栅电极金属.获得了优越的DC和RF性能,Pt/Ti/Pt/Au和Ti/Pt/Au MHEMT器件的gm为502(503)mS/mm,JDss为382(530)mA/mm,VT为0.1(-0.5)V,fT和fmax分别为13.4(14.8),17.0(17.5)GHz.利用单片集成增强/耗尽型GaAs基MHEMT器件制备出九阶环型振荡器,直流电压为1.2V时,振荡频率达到777.6MHz,门延迟时间为71.4ps.利用Ti/Pt/Au MHEMT器件设计并制备出了DC-100Hz单刀双掷(SPDT)关MMIC,其插入损耗、隔离度、输入输出回波损耗分别优于2.93,23.34和20dB.     

世界固体电子新闻

<正>《IEEE EDL》1992年9月报道了美国Avantek公司和Illinois大学的高漏电流-电压乘积亚微米栅离子注入毫米波GaAs MESFET。器件有源层沟道是在直径75 mm(100)半绝缘GaAs衬底上离子注入硅而形成。离子注入的峰载流子浓度约为3×1~(17)cm~(-3)。在炉内无帽退火进行注入活化。通过离子注入和无帽退火条件的最佳化以获得器件在毫米波工作时的高漏电流-电压乘积以及优良的微波特性。器件栅长0.3μm,用三层深紫外光刻工艺制造。在直径为75 mm的片子上用该法制造0.32±0.07μm栅长器件时,其成品率可高达88±3％。对于0.3和0.5μm栅长的器件,栅宽均为50μm,本征跨导分别为200和180mS/mm,其I_(dss)分别为400和420mA/mm。器件有较好的夹断特性,夹断电压约为-3V,栅漏击穿电压均为13～15V。两种器件的电流增益截止频率分别为56和30GHz。高的漏电流-电压乘积表明,该器件在毫米波功率方面有很好的应用前景。(李淑芳)     

具有与硅互换性的超高速 GaAs LSI

<正> 据报导,日本电气公司研制出在高速计算机领域能够与硅 LSI 配合用的超高速 GaAs LSI.这种与 Si LSI 可互换的 GaAs LSI,其所用电源电压、输入输出信号电平与 Si ECL一致。在电路中所用的单元电路为耗尽型 FET 结构。这种电路由3646个晶体管、1136个二极管以及45个电阻来组成,能完成1013个逻辑门功能。工作速度为硅的4倍(t_(pd)=170ps),功耗为硅的三     

用于超高速数字和混合模拟/数字LSI/VLSI电路的自对准栅Ⅲ-Ⅴ族异质结构FET技术

报道了一种用于制作高速数字及混合模拟/数字LSI/VLSI集成电路的平面离子注入自对准栅技术。采用增强型(e-型)n~+-(Al,Ga)As/MODFET,超晶格MODFET及掺杂沟道异质结构场效应晶体管(DCHFET),实现了4位模-数转换器,2500门8×8乘法器/累加器和4500门16×16复数乘法器,其外延层采用的是分子束外延生长。利用标称栅长1μm的器件,已做出有实际电路结构的直接耦合场效应逻辑(DCFL)环形振荡器,其传播延迟为30ps/级,功耗为1.2mW/级。在LSI电路运用时,若加载一个2.5门的平均扇出并采用大约长1000μm的高密度互连线,则这些门的延迟为89ps/门,功耗为1.38mW/门。室温下,高性能的电压比较器电路在Nyquist模拟输入频率下的取样速率大于2.5GHz,静态滞后小于1mV。已做出工作频率高达2GHz的全函数4位A/D转换电路。据我们所知,这是迄今报道的应用MBE生长LSI异质结构FET技术制作的最大的数字和混合模拟/数字电路。     

High Performance 70nm CMOS Devices

首次在国内成功地制作了栅长为70nm的高性能CMOS器件．为了抑制70nm器件的短沟道效应同时提高它的驱动能力,采用了一些新的关键工艺技术,包括3nm的氮化栅氧化介质,多晶硅双栅电极,采用重离子注入的超陡倒掺杂沟道剖面,锗预无定形注入加低能注入形成的超浅源漏延伸区,以及锗预无定形注入加特殊清洗处理制备薄的、低阻自对准硅化物等．CMOS器件的最短的栅长(即多晶硅栅条宽度)只有70nm,其NMOS的阈值电压、跨导和关态电流分别为0.28V、490mS/m和0.08nA／μm;而PMOS阈值电压、跨导和关态电流分别为－0.3V、340mS／mm和0.2nA／μm．并研制成功了100nm栅长的CMOS57级环形振荡器,其在1.5V、2V和3V电源电压下的延迟分别为23.5ps/级、17.5ps/级和12.5ps/级．     

用WN栅自对准工艺制作的2k门GaAs门阵列

采用WN栅自对准GaAs MESFET工艺成功地制造出2k门DCFL GaAs门阵列。芯片尺寸为4.59mm×4.73mm。基本单元由一个耗尽型FET(DFET)和三个增强型FET(EFET)构成。通过专用的第一、第二层互联和接触孔掩膜,可以构成反相器,或者一个2或3输入端的或非门。I/O缓冲级设计为一个大尺寸的DCFL推挽电路。功率耗散为0.5mW/门时,空载延迟时间为42ps/门,由于各种负载电容而使延迟时间的增量为:11ps/扇入,16ps/扇出,59ps/1mm互联线和0.95ps/交迭点(面积为2μm×3μm)。在这个门阵列芯片上已制造出8×8位并行乘法器。包括I/O缓冲级,功率耗散约为400mW时,乘法时间达到8.5ns。     

世界固体电子新闻

<正> 休斯研究所报导了低噪声0.1μm栅长GaAs MESFET的实验结果。该器件是用MBE技术在半绝缘GaAs衬底上连续生长不掺杂AlGaAs p~-缓冲层和GaAs p~-缓冲层,6×10~(18)cm~(-8)有源层,5×10~(16)cm~(-3)势垒层以及6×10~(18)cm~(-3)接触层。其优点是:器件有效电长度缩短,寄生电容减小,栅极对沟道电荷控制增强,势垒高度提高,栅极漏电降低,而大带隙的AlGaAs层加强了对载流的制约。制得的FET性能为:最大跨导g_m=600mS/mm,输出电导g_o=30mS/mm,电压增益(g_m/g_o)=20,据称,是迄今GaAs MESFET和GaAs/AlGaAs MODFET(0.3μm栅)所报导的最好结果。电流增益截止频率f_T超过65GHz,最高80GH;     

无掩模Si圆柱纳米图形衬底上GaAs的异变外延生长

采用金属有机化学气相沉积方法在无掩模的直径为400nm的圆柱Si(100)图形衬底上外延生长了GaAs薄膜。图形衬底采用纳米压印技术及反应离子刻蚀技术制作而成。运用两步法生长工艺在此图形衬底上制备了厚度为1.8μm的GaAs外延层。GaAs的晶体质量通过腐蚀坑密度和透射电镜表征。图形衬底上的GaAs外延层表面腐蚀坑密度约1×107 cm-2,比平面衬底上降低了两个数量级。透射电镜观测显示大部分产生于GaAs/Si异质界面的穿透位错被阻挡在圆柱顶部附近。     

非共晶Au/Ge欧姆接触工艺改善扩散法n沟道GaAs MESFET

用非共晶组份Au/Ge合金做n型GaAs欧姆接触.系统测定了不同Au,Ge厚度做欧姆接触的比接触电阻值.以150A|°Ge/2000—2500A|°Au的配比,在400℃,10min(实际是3min)下合金化,其比接触电阻值能与文献报道的数据相比较,且表面很平.这有利于栅长≤1μm场效应管的光刻,且能改进器件性能与成品率.用作在高阻衬底上以扩散法制备n沟道场效应管的欧姆接触,改进的器件性能在栅长是1.2μm,栅宽150μm时,跨导8m达29m3.另一个样品在栅长1.3μm,栅宽300μm时,fmax=21GHz,在4GHz下,噪声系数N_F≤1.5dB,相关增益Gα为11dB.