访问局部性原理在Cache系统优化及设计中的应用

讨论了访问局部性原理在Cache存储系统中的体系结构设计和优化策略中的应用.     

片上多核中一种共享感知的数据主动推送Cache技术

针对片上多核处理器的二级Cache访问延时持续增加以及并行程序在运行时线程间执行速率差异大的问题,提出了一种基于共享感知的数据主动推送Cache技术(SAAPC).SAAPC技术充分考虑并行程序的系统性能由速度最慢的线程所决定这一重要特性,根据并行线程间读数据共享程度高以及共享读数据访问局部性好的特征,采用基于指令的方法来预测共享读数据流,在后行线程需要共享数据之前将其主动推送至该线程的一级Cache中去,从而减少较慢线程的数据访问延时,提高执行速率,降低较慢线程与先行线程间执行速率的差异.SAAPC技术避免了预取技术所带来的额外片外带宽增加的缺点.使用SESC模拟器对来自于SPLASH2测试程序集的5个存储敏感型并行程序进行了测试仿真,结果表明,与传统的共享Cache相比,使用SAAPC技术减少了并行线程间执行速率的差异,系统的每周期指令数平均提高了7%,最高达到13.1%.     

网格环境下一种高效的元数据管理策略

考虑到网格环境下传统元数据管理系统的不足和元数据本身的特点,根据局部性原理和本体论提出一种高效实用的基于虚拟组织(virtual organization i.e.VO)完全分布的元数据系统模型,在这个模型中每个分布元数据管理系统都采用SMICC(semantic metadata intelligent cache controller)体系结构,该体系结构根据局部性原理引入了智能Cache,并利用本体论表达语义信息来对元数据系统进行管理,智能Cache可以减少远程访问的时间,提高访问效率。根据语义信息来获得对概念的统一理解形式,过滤掉无关信息以缩小查询范围,并利用概念关联进行推理以实现对查询请求泛化,由此可以提高查询过程中查全率和查准率。     

基于决策调度的Cache集群存储架构

阐述了一个应用于网络存储的新集群架构,该架构的构建是将网络Cache技术与集群技术结合,其核心是节点服务器的缓存机制以及后台的集群决策.架构均衡了系统的负载,并充分利用资源,向用户提供稳定、快速的存储服务.架构节点使用普通PC计算机作为服务器,对于企业级的存储应用能达到最优性价比.讨论了集群架构、集群后台决策机制以及Cache调度算法.     

一种微处理器二级Cache的优化设计

现代微处理器设计中,多级Cache是弥补CPu和存储器之间速度差异的有效途径之一,其中二级Cache对于提高存储系统的性能有着重要的作用.提出了一种支持多处理器系统的32位RISC处理器"龙腾"R2的二级Cache单元的设计方案,讨论了如何用MEI协议保证存储一致性,以及二级Cache控制器的设计和优化方法.仿真和综合结果证明,该设计满足处理器的要求.     

基于IPC与公平性的共享Cache划分

提出一种兼顾高速缓冲存储器(Cache)公平性及系统吞吐率的划分方法, 使用Cache访问监控器记录各应用访问Cache的命中及失效次数, 通过动态划分算法决定每个应用占用的Cache数量, 解决了共享Cache访问冲突导致的Cache污染. 实验表明: 在吞吐率方面, 该方法较传统的LRU替换策略可获得最高37.90%, 平均15.71%的提升, 比公平性最优的划分算法可获得最大47.37%, 平均14.11%的吞吐率提升; 在公平性方面, 较传统的LRU替换策略可获得最大4倍, 平均77%的提升; 比失效率最优的划分算法可获得最大9倍, 平均229倍的公平性提升.     

基于任务量划分的紧嵌套循环自动并行化方法

采用计算任务量大小的方法,解决了在紧嵌套循环自动并行化过程中存在循环并行化的并行粒度确定问题以及循环自动并行化中数据划分的数据访问局部性问题,在多核系统中实现了紧嵌套循环自动并行化时的数据访问局部性方案和并行化方法,从而构造了一个基于任务量划分的循环自动并行化模型,降低了程序自动并行化中小任务量并行带来的开销.     

基于细粒度伪划分的多核私有Cache容量共享机制

针对多核私有Cache结构面临的容量失效问题,提出了一种基于细粒度伪划分的核间容量共享机制.通过在细粒度层次为每个Cache Bank设置加权饱和计数器阵列来统计和预测各线程的访存需求差异情况,控制各个处理器核在每个Cache Set上的私有域与共享域划分比例,并以此指导各处理器核上的牺牲块替换、溢出与接收决策,利用智能的核间容量借用机制来均衡处理器间访存需求差异,缓解多核私有Cache结构面临的容量失效问题.在体系结构级全系统模拟器上的实验结果表明,该机制能够有效改善多核私有Cache结构的容量失效问题,降低多线程应用程序的平均存储访问延迟.     

多处理器系统中的数据局部性及其优化技术研究

数据局部性是多处理器系统中的重要研究方向之一。结合该领域目前国内外研究现状和我们近一阶段的研究进展，讨论了多处理器系统中的数据局部性及其优化问题。针对现有局部性度量模型存在的不足，提出了一种增强的可用于层次式并行计算机体系结构的局部性度量模型。在静态和动态局部性优化技术方面，分别探讨了基于投影分层的数据变换框架和基于瞬时访问信息的动态页迁移策略，并展开了系列相关的讨论。另外，针对利用数据局部性时必须解决的一个关键问题--存储一致性问题，进行了深入的研究，提出了以操作系统为中心的线程存储一致性模型。     

ARIA访问驱动Cache计时模板攻击

为评估ARIA密码抗Cache计时攻击安全性,提出了一种访问驱动Cache计时模板分析模型,给出了直接分析和排除分析2种模板匹配方法.以ARIA分组密码为例,给出了前4轮模板攻击方法,并通过本地攻击实验验证理论正确性.结果表明:ARIA易遭受访问驱动Cache计时模板攻击,应用直接模板分析和排除模板分析方法,200个样本均可在1s内恢复ARIA 128bit密钥.模板分析模型还可为其他使用S盒的分组密码访问驱动Cache计时模板分析提供一定参考.     

动态可重构众核处理器仿真平台设计

针对众核处理器,提出了一种基于计算资源划分机制的动态可重构技术.该技术以虚拟计算群为核心,设计了基于硬件支持的动态可重构子网划分和动态可重构的Cache一致性协议以及动态在线的计算资源调度算法,并对系统级多核仿真平台Gem 5进行了扩展.同时,采用实际测试结果验证了众核处理器中动态可重构技术的有效性.结果表明,动态可重构技术可以提高众核处理器的资源利用率,实现动态可重构的Cache一致性协议以及单一矩形物理子网覆盖的子网划分机制.     

RBC: A Memory Architecture for Improved Performance and Energy Efficiency

DRAM-based memory suffers from increasing row buffer conflicts, which causes significant performance degradation and power consumption. As memory capacity increases, the overheads of the row buffer conflict are increasingly worse as increasing bitline length, which results in high row activation and precharge latencies. In this work, we propose a practical approach called Row Buffer Cache(RBC) to mitigate row buffer conflict overheads efficiently. At the core of our proposed RBC architecture, the rows with good spatial locality are cached and protected,which are exempted from being interrupted by the accesses for rows with poor locality. Such an RBC architecture significantly reduces the overheads of performance and energy caused by row activation and precharge, and thus improves overall system performance and energy efficiency. We evaluate RBC architecture using SPEC CPU2006 on a DDR4 memory compared to a commodity baseline memory system. Results show that RBC improves the overall performance by up to 2:24(16:1% on average) and reduces the memory energy by up to 68:2%(23:6% on average) for single-core simulations. For multi-core simulations, RBC increases the overall performance by up to1:55(17% on average) and reduces memory energy consumption by up to 35:4%(21:3% on average).     

基于统一管理的多处理机Cache系统的一致性研究

针对紧耦合多处理机系统中Cache的一致性问题 ,提出了一种以Cache总线为基础的统一管理高速缓冲池的新方法 .该方法既克服了监听总线协议因数据块太大或大量的总线广播而影响Cache性能的缺点 ,也避免了目录协议耗费共享存储空间 .     

精简指令系统计算机(RISC)的存储体系

ＲＩＳＣ的性能与存储器系统的结构有紧密关系。文中分析了Ｃａｃｈｅ和主存储器对 Ｃｐｉ（每条指令的周期教）的影响。描述了基于 ＭＩＰＳ， ＳＰＡＲＣ， Ｍ８８０００等ＲＩＳＣ芯片的存储体系以及存储器结构与计算机性能的关系。讨论了哈佛结构、虚拟Ｃａｃｈｅ、物理 Ｃａｃｈｅ、 数据 Ｃａｃｈｅ的“写通”和“写回”方式等。最后介绍了作者所在单位设计的存储器系统的主要特点。     

基于ARM7TDMI 的I_cache controller设计

Cache,即高速缓冲存储器,是位于微处理器和主存之间规模小、速度快的存储器.提出了基于AR-M7TDMI核的指令cache控制器的设计方案和电路实现.主要采用verilog硬件描述语言对I—cache controller进行RTL描述,并用modelsim工具进行前端仿真,比较了嵌入式系统中有无I_cache的工作效率.结果表明,系统中加入I_cache电路以后存储性能会有显著提高.     

内容传送网络技术及其应用研究

内容分发（Content Delivey Network，CDN）网络技术是在流量管理、负载均衡和分布式技术基础上发展的一种分发缓存技术。这种技术采用将缓存服务器放置于Internet的边缘节点处，通过负载均衡等算法实现资源的就近分配和就近访问原则，能实现对多媒体信息快速响应的目的。介绍了内容传送网络技术的原理及其核心技术，并对其在流媒体领域中的应用进行了分析。     

基于集中控制的Web Cache体系结构

在Web Cache体系结构中引入基于集中策略的控制层, 利用控制层监控各个Cache的工作状况, 对其存储空间和工作负载进行全局、 有效地控制, 以达到Cache中的存储结构合理化和工作负载平衡. 在控制层中实现负载平衡算法解决Cache 瓶颈问题, 基于Pull机制的预取算法和TTL与生存系数相结合的淘汰算法提高命中率和系统 效率. 通过引入这些算法, 使控制层对整个Web Cache层进行有效控制, 从而提高系统的命中率, 极大地缩短请求响应时间.     

缓存一致性问题研究

以共享总线的多处理机系统为例，介绍了在共享总线系统中用于解决Cache Coherence问题的监听总线协议（Snoopy Protocol）和写一次协议（Write-Once Protocol），并分析了写一次协议、一致性协议的优点和协议区分状态的原因，最后给出一个评价协议好坏的角度：总线的流量和存储器访问的有效时间。     

MRUCache替换算法平均性能剖析

研究了MRU替换算法的平均性能问题.研究结果发现,在一定条件下,MRU的平均性能优于LRU替换算法.针对具有线性访问序列循环体的程序,形式化证明了MRU平均性能优于LRU的成立条件.并采用实时系统时间分析测试集针对不同Cache配置进行实验,验证了MRU平均性能优于LRU这一结果的普遍性.结合本文结果与MRU实时性能的研究结果,可以认为MRU具有优异的平均性能和实时性能.