基于硫化物表面处理的InP/GaAs低温晶片键合

提出一种新的基于硫化物表面处理的InP/GaAs低温晶片键合技术.在360℃的退火温度下,获得了1.2MPa的键合强度.基于这种低温键合技术,可将外延生长在InP衬底上的In0.53Ga0.47As/InP多量子阱(MQW)键合并转移到GaAs衬底上.X射线衍射表明量子阱的结构未受键合过程的影响.光致发光谱分析表明键合后量子阱的晶体质量略有改善.电流电压特性的测试表明n-InP/n-InP的键合界面具有良好的导电特性;在n-InP/n-GaAs 的键合界面存在着电荷势垒,这主要是由于键合界面存在GaAs氧化物薄层所致.     

基于硫化物表面处理的InP/GaAs低温晶片键合

提出一种新的基于硫化物表面处理的InP/GaAs低温晶片键合技术．在360℃的退火温度下，获得了1.2MPa的键合强度．基于这种低温键合技术，可将外延生长在InP衬底上的In0.53Ga0.47As/InP多量子阱（MQW）键合并转移到GaAs衬底上．X射线衍射表明量子阱的结构未受键合过程的影响．光致发光谱分析表明键合后量子阱的晶体质量略有改善．电流电压特性的测试表明n-InP/n-InP的键合界面具有良好的导电特性；在n-InP/n-GaAs的键合界面存在着电荷势垒，这主要是由于键合界面存在GaAs氧化物薄层所致．     

GaAs/InP低温晶片键合的研究

将硫脲溶液用于GaAs/InP基材料低温晶片键合的表面处理工艺,实现了GaAs/InP基材料间简单、无毒性的低温(380 ℃)晶片键合.并通过界面形貌,解理后断裂面,键合强度及键合界面I-V特性对键合晶片进行了分析.     

1.31μm垂直腔面发射激光器材料生长及其物理特性

采用气态源分子束外延(GSMBE)技术在InP衬底上生长发光波长为1.31μm的InAsP/InGaAsP应变补偿多量子阱和在GaAs衬底上生长GaAs/AlGaAs分布布拉格反射镜(DBR),并用直接键合技术将生长在InP基上的InAsP/InGaAsP应变补偿多量子阱结构组装到GaAs衬底上生长的DBR结构上,对其微结构和发光等特性进行了比较系统的研究.发现500～620℃的高温键合过程和后续的剥离工艺不仅没有引起量子阱发光效率的降低,反而由于键合过程中的退火改进了晶体质量,大大提高了量子阱的发光强度,其中620℃退火处理后的光致发光强度是原生样品的3倍.     

1.31μm垂直腔面发射激光器材料生长及其物理特性

采用气态源分子束外延(GSMBE)技术在InP衬底上生长发光波长为1.31μm的InAsP/InGaAsP应变补偿多量子阱和在GaAs衬底上生长GaAs/AlGaAs分布布拉格反射镜(DBR),并用直接键合技术将生长在InP基上的InAsP/InGaAsP应变补偿多量子阱结构组装到GaAs衬底上生长的DBR结构上,对其微结构和发光等特性进行了比较系统的研究.发现500～620℃的高温键合过程和后续的剥离工艺不仅没有引起量子阱发光效率的降低,反而由于键合过程中的退火改进了晶体质量,大大提高了量子阱的发光强度,其中620℃退火处理后的光致发光强度是原生样品的3倍.     

键合方法研制InAsP/InGaAsP量子阱1.3μm垂直腔面发射激光器

设计并研制了由InAsP/InGaAsP应变补偿多量子阱有源层、SiO2/TiO2介质薄膜和GaAs/Al(Ga)As半导体分布布拉格反射镜(DBR)构成的垂直腔面发射激光器(VCSEL).采用直接键合技术实现InP基有源层与GaAs基DBR的晶片融合,并经过侧向湿法腐蚀定义电流限制孔径和沉积介质薄膜DBR等关键器件工艺,研制出InAsP/InGaAsP量子阱垂直腔面发射激光器,其阈值电流为13.5mA,单模激射波长为1288.6nm.     

1.31μm垂直腔面发射激光器材料生长及其物理特性

采用气态源分子束外延（GSMBE）技术在InP衬底上生长发光波长为131μm的InAsP/InGaAsP应变补偿多量子阱和在GaAs衬底上生长GaAs/AlGaAs分布布拉格反射镜（DBR) ，并用直接键合技术将生长在InP基上的InAsP/InGaAsP应变补偿多量子阱结构组装到GaAs衬底上生长的DBR结构上，对其微结构和发光等特性进行了比较系统的研究.发现500～620℃的高温键合过程和后续的剥离工艺不仅没有引起量子阱发光效率的降低，反而由于键合过程中的退火改进了晶体质量，大大提高了量子阱的发光强度，其中620℃退火处理后的光致发光强度是原生样品的3倍.     

键合方法研制InAsP/InGaAsP量子阱1.3μm垂直腔面发射激光器

设计并研制了由InAsP/InGaAsP应变补偿多量子阱有源层、SiO2/TiO2介质薄膜和GaAs/Al(Ga)As半导体分布布拉格反射镜（DBR）构成的垂直腔面发射激光器（VCSEL) . 采用直接键合技术实现InP基有源层与GaAs基DBR的晶片融合,并经过侧向湿法腐蚀定义电流限制孔径和沉积介质薄膜DBR等关键器件工艺,研制出InAsP/InGaAsP量子阱垂直腔面发射激光器,其阈值电流为13.5mA,单模激射波长为1288.6nm.     

光路可调的红外透射方法检测键合质量

基于红外透射原理,采用调节光路的冷光源方法搭建了晶片键合界面的质量检测系统。利用该系统可以很好的实现GaAs,InP材料的键合界面检测和刀片分离时的在线监测,同时本文以GaAs基分布布拉格反射镜(DBR)和InP基有源区键合为例,结合红外透视图像和薄膜转移照片分析,对键合表面处理方法进行了优化选择。试验表明该检测系统数据可靠,使用方便,为晶片键合条件及参数优化提供了实用平台。     

基于Al2O3中间层的InP/SOI晶片键合技术研究

研究了基于Al2O3中间层的InP/SOI晶片键合技术.该方案利用原子层沉积技术在SOI晶片表面形成Al2O3作为InP/SOI键合中间层,同时采用氧等离子体工艺对晶片表面进行活化处理.原子力显微镜和接触角测试结果表明,氧等离子体处理使得晶片的表面特性更适于实现键合.透射电子显微镜和X射线能谱仪测试结果证实,采用Al2O3中间层可以实现InP晶片与SOI晶片的可靠键合.     

Low-Temperature III–V Direct Wafer Bonding Surface Preparation Using a UV-Sulfur Process

A technique for direct wafer bonding of III–V materials utilizing a dry sulfur passivation method is presented. Large-area bonding occurs for GaAs/GaAs and InP/InP at room temperature. Bulk fracture strength is achieved after annealing GaAs/GaAs at 400°C and InP/InP at 300°C for times less than 12 h without large compressive forces. X-ray photoelectron spectroscopy measurements of the treated, bonded, and subsequently delaminated surfaces of GaAs/GaAs confirm that sulfide is present at the interface and that the oxide components show a reduced concentration when compared with samples treated with only an oxide etch solution.     

LPE growth of InP/InGaAs/InP DH wafers on (100) InP substrates

An InP/InGaAs/InP double heterostructure wafer is grown directly on a (100) InP substrate using very low temperature LPE growth. This crystal exhibits a thin transition layer at a InP-InGaAs interface because of dissolution of the ternary layer.     

直接键合四结GaAs太阳电池研究

晶圆直接键合技术由于能将表面洁净的两个晶圆集成到一起,从而可以用来制备晶格失配 III-V族多结太阳电池。为了制备GaInP/GaAs/InGaAsP/InGaAs四结太阳电池,需采用具有低电阻率的GaAs/InP键合界面,从而实现GaInP/GaAs和InGaAsP/InGaA上下两个子电池的电学导通。我们设计并研究了具有不同掺杂元素和掺杂浓度的三种键合界面,并采用IV曲线对其电学性质进行表征。此外,对影响键合界面质量的关键工艺过程进行了研究,主要包括表面清洗技术和键合参数优化,例如键合温度、键合压力和键合时间等。最终制备出的键合四结GaInP/GaAs/InGaAsP/InGaAs太阳电池在AM0条件下效率最高达33.2%。     

GaAs/InP的键合界面热应力分析

采用双层条状金属热应力模型,用MATLAB方法对退火过程中GaAs/InP晶片间的应力和双轴弹性形变能进行模拟和分析。结果表明:将InP剪薄至200μm,GaAs剪薄至175μm,剪应力取得了一个相对的小值,而剥离应力更是被完全消除,这时正应力也相对较小。而按照一定的比例适度剪薄两侧晶片的厚度,可以使得两侧的双轴形变能减小到原来的一半以下。通过减薄键合晶片的厚度可以得到较好的键合质量。另外,不管那一种应力都随退火温度的升高而快速增加,所以实验中一定保持低的退火温度,通常小于300°C为宜。     

Room temperature CW operation ofGa0.3In0.7As/GaInAsP/InP strained MQW lasers withwire active region

A room temperature CW operation of Ga_0.3In_0.7As/GaInAsP/InP GRINSCH compressive strained MQW lasers with 30~60 nm wide wire active region was achieved. This device was fabricated by two-step LP-OMVPE growths on p-type InP substrate and wet chemical etching. Threshold current as low as 53 mA ( L=910 μm, J_th=2.9 kA/cm²) was obtained at RT-CW condition. The spontaneous emission peak and the lasing wavelength of strained MQW wire lasers exhibited approximately 20-meV blue shift from those of MQW film lasers cut out from the same wafer     

基于Au/Au直接键合的高亮度ODRLED

提出利用Au/Au直接键合制作高亮度全方位反光镜(ODR)LED的新工艺。工艺采用Si做转移衬底,氧化铟锡(ITO)做窗口层和缓冲层,在0.35mPa压力,260°C的低温下实现Au/Au固相直接键合。直接键合后,Al-GaInP有源区与Si衬底结合牢固完整,保证了全方位反光镜的性能。在正向电流20mA下,键合ODR结构LED的正向压降是常规吸收衬底LED的80%,光输出功率和流明效率是常规吸收衬底LED的1.5倍和2.1倍。     

界面热应力对InP/Si键合质量的影响

通过实验和理论计算,分析了InP/Si键合过程中,界面热应力的分布情况、影响键合结果的关键应力因素及退火温度的允许范围。分析结果表明,由剪切应力和晶片弯矩决定的界面正应力是晶片中心区域大面积键合失败的主要原因,为保证良好的键合质量,InP/Si键合退火温度应该在300～350℃范围内选取。具体实验验证表明,该理论计算值与实验结果相一致。最后,在300℃退火条件下,很好地实现了2inInP/Si晶片键合,红外图像显示,界面几乎没有空洞和裂隙存在,有效键合面积超过90%。     

InP/Si键合技术研究进展

InP材料及其器件的研制是近年来研究热点之一,而键合技术又是光电子集成研究领域内一项新的制作工艺。利用键合技术结合离子注入技术可以InP薄膜及器件集成到Si衬底上,改善机械强度,降低成本,具有非常诱人的应用前景。概括地介绍了近年来InP在Si上的键合工艺及层转移技术研究进展,并对InP和Si的几种键合工艺进行了分析。降低InP和Si键合温度,进行低温键合是其发展趋势。比较几种键合技术,利用等离子活化辅助键合是降低键合温度的有效途径。     

Fabrication of 1.55 μm VCSELs on Si using metallic bonding

Using AuGeNiCr multilayered metals as the wafer bonding medium, long-wavelength GaInAsP/InP vertical cavity surface emitting lasers employing Al-oxide/Si as the upper and lower distributed Bragg reflectors were fabricated on Si substrate with the bonding interface formed outside the vertical cavity surface emitting laser cavity. Laser emission at 1.545 μm was measured under pulsed operations near room temperature. The low-temperature metallic bonding process demonstrates a great potential in device fabrication