浅析AdHoc网络的时钟同步协议

在AdHoc网络的应用中．时钟同步非常重要。本文首先描述了相关时钟同步技术研究的情况．包括无线传感器网络的时钟同步及移动AdHoc网络（MANET）的时钟同步。针对IEEE802．11定时同步功能（TSF）技术的不足,重点讨论了在多跳MANET中,自动自定时校正程序（ASP）的时钟同步算法。     

利用频域时钟抖动分析加快设计验证过程

随着数据速率的提高．时钟抖动分析的需求也在与日俱增。在高速串行数据链路中．时钟抖动会影响发射机、传输线和接收机的数据抖动。保证时钟质量的测量也在不断发展。目前的重点是针对比特误码率．在时钟性能和系统性能之间建立直接联系。我们将探讨参考时钟的作用和时钟抖动对数据抖动的影响.     

青海电力通信系统时钟同步网的设计与建设

着重说明了建设电力时钟同步网的必要性,利用GPS系统建设时钟同步网的设计原则和关键。从网络拓扑结构、时钟同步方式、时钟传递等几个方面对时钟同步网的建设进行了分析．最后介绍了时钟同步网的网管维护。     

适用于10/100Base-T以太网的低抖动频率综合器

计了一种用于10/100BaseT以太网收发器的频率综合器电路．该电路自适应工作在10和100Mbps两种模式下,并能自由切换．电路采用cascode电流源、差分对称负载延迟单元等优化结构,使时钟输出具有良好特性,且能兼具DLL功能,同时满足发送电路上升下降斜率控制和时钟恢复电路对于多相时钟的需要,避免额外的功耗和面积．在一定测试环境下,晶振的cycle-cycle抖动σ约为25ps,输出时钟分频后的25MHz测试时钟信号的σ仅为22ps．测试结果表明,时钟发生电路具有良好的工艺稳定性和较强的抑制噪声能力,满足发送和接收电路对于时钟性能的要求．芯片采用SMIC 0.35μm的标准CMOS工艺,电源电压为3.3V．     

基于Astro的时钟树综合

时钟树综合是芯片后端设计至关重要的一环,时钟偏差成为限制系统时钟频率的主要因素。本文以一款TSMC0．25μm工艺的RISC微处理器芯片为例．介绍了使用Synopsys公司的P8LR工具Astro进行时钟树综合和优化的方法,并与Silicon Ensemble在综合后的时钟偏差上作了对比,结果显示使用前者比后者时钟偏差减小百分之十四以上。     

时钟同步与时间同步网

一、概述 1．时钟同步网 在数字通信系统中．时钟同步网的作用是使数字网中所有节点设备的时钟频率都控制在预定的容限之内．从而使通过网内各节点设备的数字流实现正确、有效的传送与交换。     

新型可编程锁相环锁定检测器设计

采用SMIC0．18μm工艺设计并验证了一种新型可编程锁相环锁定检测器．锁定检测器使用了新型脉宽检测电路将可编程脉宽检测门限与鉴相器输出相位差脉冲的宽度进行对比,并以此做出锁定判断．新型锁定检测器使用了时钟抽取电路以从锁相环参考时钟和反馈时钟中生成系统时钟,保证了在参考时钟丢失的情况下亦能正常工作．测试结果显示锁定检测器工作正常且能够在不同门限下进行准确地判断．     

模拟／电源

Maxim具有亚皮秒级抖动性能的频率合成器 Maxim推出用于高速系统的带有9路相位对齐LVPECL输出的低抖动频率合成器MAX3671／3673．采用低噪声VCO和PLL架构,从62．5MHz参考时钟输入产生高频（312．5MHz）、低抖动（0．3psRMS）时钟信号。MAX3671通过3个四电平控制输入配置．可同时产生两路不同的频率,分别为以太网端口和MAC提供时钟;MAX3673产生CPRI／UMTS参考时钟输出。     

Fox Electronics扩展HCMOS振荡器产品增添F32K系列振荡器

Fox Electronics Asia Ltd．现已扩充其HCMOS振荡器产品．推出最新的紧凑型3．3V F32K 32．768kHz振荡器系列。F32K振荡器的电流消耗仅为1．5μA,待机电流为250nA,是包括实时时钟（RTC）、微控制器子时钟、睡眠模式时钟和看门狗定时器时钟等广泛应用的理想选择。     

基于IEEE1588协议的局域网精确时钟同步研究

文章首先介绍IEEE1588时钟同步基本原理,然后搭建了在ARM11微处理器S3C6410A下采用WinCE6．0系统的测试平台。在该测试平台下,给出了时钟同步的纯软件和硬件辅助设计．硬件辅助设计中采用了半导体芯片DP83640。经过测试,纯软件设计的时钟同步精度可达次毫秒级,而硬件辅助设计的时钟同步精度可达到次微秒级。