FPGA在集成电路瞬态特性测试中的应用

通过一个典型的二阶系统为例介绍了FPGA在电路瞬态特性测试中的应用。系统以Xilinx公司的EXCD-1开发板为控制核心,由FPGA模块、键盘输入模块、液晶显示模块、数模转换模块、模数转换模块等功能模块组成。在设计方法上采用SOPC技术,大大提高了系统设计的灵活性和稳定性。本测量系统结构简单,并进行了抗干扰设计,使其具有较好的抗干扰能力,保证系统可靠工作。     

一种基于FPGA的3DES加密算法实现

为了满足大量连续数据加解密的要求以及提高加密算法安全性的要求,采用有限状态机和流水线等关键技术,设计并实现了基于FPGA的3DES加密算法的加密电路.在Xilinx Virtex4系列的FPGA平台上采用ISE 10.1开发工具实现仿真验证和逻辑综合.结果表明,3DES加密系统的加解密速度可以达到860.660Mb/s,提高了加解密速度,并且有效减少了资源占用率.最终,系统可广泛应用于网络安全产品及其他安全设备中.     

图像遥测传输系统的设计与实现

红外图像传输的速率可高达十几Mbps,现有的设备不能解决低带宽导致传输误码率高的问题。设计了一种融合图像数据压缩、信道交织编码和数字MSK调制技术的图像遥测传输系统,解决了以现有低带宽设备实现高速率传输的问题。通过采用Xilinx公司的Spartan3E系列FPGA XC3S500E作为数据采集控制器,以ARM(S3C2440A)实现图像算法处理器,构建PCM/FM遥测系统硬件平台。最后在硬件平台上验证系统性能,通过测试系统传输误码率证明了方案的可行性。     

基于FPGA的改进DES加密算法的实现

本文针对基于FPGA硬件设计方法的特点,对DES(data encryption standard)加密算法进行了深入分析,提出了一种基于现场可编程阵列(FPGA)的DES改进算法.该算法采用3级流水线生成子密钥,提高了子密钥的生成速度;采用状态机方法控制子密钥的产生时间,避免出现时钟延时;而且S盒随时间的变化可动态刷新,从而实现牢不可破的"一次一密"的密码体制.最后给出了由VHDL描述语言实现的硬件算法,并在Xilinx Virtex-II Pro平台上进行了仿真实验,结果表明了硬件实现算法的正确性,而且系统硬件资源消耗有所降低,系统的处理速度得到较大提高.因此基于FPGA实现的DES加密算法适用于实时性较强的场合.     

激光调制法的热电偶时间常数测量

在瞬态温度测量中,为了获得准确的测量结果,要求测温传感器有良好的瞬态响应特性,时间常数是反映瞬态响应的参数之一.本文建立了热电偶时间常数测量系统,建立并分析了热电偶瞬态响应的数学模型;用美国相干公司K-500型CO2激光器测试了几种不同热电偶的时间常数.结果表明,利用此大功率高频调制CO2激光脉冲作为激励源,可以测量时间常数为亚毫秒量级的热电偶及其它表面温度传感器.     

基于表面等离子共振的全自动浓度检测系统

研制了以SpreetaTM传感器为核心,结合液体处理系统、信号检测与控制器、计算机分析处理软件等模块的小型表面等离子共振（SPR）检测系统.运用该系统,通过在传感器表面偶联牛血清蛋白（BSA）,采用直接检测法测量了不同浓度的BSA抗体溶液,得到了BSA抗体溶液的SPR传感图,建立了BSA抗体的浓度标准曲线.在传感器表面固定雌二醇（E2）,采用间接检测法测量了不同浓度的E2溶液,根据E2溶液SPR响应信号的变化量,建立了E2的浓度标准曲线.实验中系统的分辨率为10-5折射率单位（RIU）.对于实际的待测样品,只要测得其SPR信号的变化量,结合标准曲线就能够得出样品的浓度.     

基于FPGA的单芯片交流伺服驱动系统

为研制高性能的全数字交流伺服驱动系统,设计了基于FPGA的单芯片伺服控制方案.采用现代EDA设计方法,使用Verilog硬件描述语言构建了永磁同步电动机矢量控制系统的坐标变换、空间矢量脉宽调制(SVPWM)、电流环、速度环以及串行通讯等电机控制模块的硬件逻辑电路,并进行了仿真验证,最后在Xilinx3S400 FPGA中实现了永磁同步电动机转子磁场定向控制.仿真和实验结果表明,系统具有很好的机械特性、力矩特性和动态性能,从而验证了使用FPGA设计高性能的全数字单芯片交流伺服驱动系统具有较高的可行性.     

基于FPGA的手持式示波器的设计与实现

为了实现0 MHz~40 MHz信号测量及显示的目的,设计一种以FPGA为核心,LCD触摸屏为显示器的手持式示波器.采用硬件与软件相配合的设计方法,通过在FPGA上构建CPU,DSP与外设控制器,实现40 MHz的模拟带宽,100 Msps的采样率,以及波形冻结,波形插值,等效时间采样等功能.经测试,该手持式示波器具有系统稳定、人机界面友好、操作简单、和携带方便等优点,利于推广应用.     

一种基于FPGA的温度控制电路测量系统

为了有效快捷的测量温度控制电路的性能,设计了一种温度控制电路测量系统.该系统以FPGA为主处理器,NIOSⅡ内核作为系统控制单元,由自定义的FPGA功能模块和SOPC片上系统并辅以适当的软、硬件资源完成整个测量系统.设计实现了被测电路供电电压/电流监控电路、时间基准脉冲信号产生电路、温度基准电路等.利用NIOSⅡ技术开发的系统使外围硬件电路结构简单、性能更稳定可靠,并且可以灵活地实现定制应用.实验结果表明,该系统能够很好地完成温度控制电路的测量,测量系统的精度在±0.5℃内.     

异步电机瞬态激励无传感器磁场定向控制研究

在分析异步电动机瞬态激励数学模型的基础上,提出电流瞬态响应二次测量结果相叠加获得转子位置信息的技术.该技术利用电压源逆变器产生的驱动信号作为激励信号,通过检测PWM逆变器馈电时电机绕组电流瞬态变化来辨识静止状态到较高速时的电机转子信息.采用仿真手段分析逆变器死区时间及电子元件压降的影响,并给出了相应的补偿方式,边界条件为:电机理想对称,逆变器为理想状态.仿真研究表明:由于死区时间t0的影响,电流瞬态响应发生变化,导致工作点漂移.针对3kW/380V/50Hz异步电机进行了实验,实测结果验证了该方法实现无传感器磁场定向控制转子位置检测的可行性和优越性.     

SRAM-FPGA抗单粒子翻转方法和预估

为解决卫星通信系统中赛灵思公司的静态随机存储器型现场可编程门阵列(Xilinx SRAMFPGA)单粒子翻转问题,提出了一种占用硬件资源少,可靠度高的抗单粒子方法．该方法使用爱特公司的现场可编程门阵列作为检测芯片,可编程只读存储器芯片存储屏蔽位文件,通过联合测试工作组模式回读Xilinx FPGA配置文件并进行校验,发现出错则重新加载配置文件,消除单粒子翻转影响．该方法已成功在轨应用于某卫星通信系统．为计算卫星通信系统的可靠度,提出使用品质因数方法预估静态随机存储器型现场可编程门阵列单粒子翻转率,并与在轨实测数据进行比较,证明使用该方法的正确性,同时计算出实际飞行轨道的单粒子翻转率系数,为其他静态随机存储器型现场可编程门阵列、存储器等芯片的单粒子翻转率预估提供数据支撑,为我国卫星通信系统可靠性研究与设计提供参考．     

基于FPGA的以太网与E1协议转换器的实现

介绍了采用Xilinxspartan2系列FPGA芯片,配以异步SRAM,完成了以太网数据流和E1数据流之间的相互转换,并给出了SRAM接口模块和HDB3编码模块的算法设计流程及相关仿真结果。     

基于Xilinx ISE软件平台用VHDL实现FPGA电路设计

Xilinx ISE集成综合环境是Xilinx公司的现场可编程逻辑器件数字电路开发工具集,其集成的工具可以使设计人员方便、快速地完成FPGA／CPLD数字电路开发全过程。通过介绍一个16进制加法器的设计实现实例．描述了如何基于ISE平台使用VHDL语言进行FPGA电路设计的原理和方法。     

应用于不同类型FPGA的多模式调试系统

随着超大规模集成电路(VLSI)以及片上系统(SoC)设计的日益复杂, 基于现场可编程门阵列(FPGA)的硬件仿效成为了必要环节. 为解决逻辑设计下载到基于FPGA的硬件仿效器后内部节点不可视的问题, 提出一种调试系统, 该调试系统使用了RTL级植入调试逻辑的调试方法, 统一的用户界面和软件侧底层接口, 并提供了ELA模式、Scan模式和Snapshot模式. 所有模式均使用统一的外部接口, 使得调试系统同时适用于Altera和Xilinx的FPGA. 实验结果表明, 与SignalTap和ChipScope模式相比, ELA模式消耗几乎相同的资源, 而Scan模式和Snapshot模式会消耗更少的FPGA资源.     

基于TDC_GP2的高精度时间差测量的关键技术研究

时差法超声波流量计、激光测距、磁致伸缩传感器等领域要求测量开始脉冲与停止脉冲之间的时间间隔精度必须达到纳秒级以内,为此,本文基于最小分辨率达65ps的专用测时芯片TDC_GP2,采用高性能FPGA Core3S500E作为主控器,设计了一种高精度超短时间间隔的测时系统．本文详细分析了测时系统的硬件电路原理及软件设计的关键技术,为评估测时芯片不同时间间隔测量的精度,对TDC_GP2的测量范围1及范围2进行了一系列时间间隔测量实验及数据误差分析．实验结果表明,测时芯片TDC_GP2对于纳秒级时间间隔的测量,测量精度均为皮秒级,500μs以下的时间间隔测量数据极为稳定,标准差均在180ps以下．     

基于EAPR的动态部分可重构系统研究及实现

该文采用最新的基于EAPR的动态部分重构的方法,利用IP核构建片上系统的思想,设计出PowerPC405加FPGA的硬件平台设计可重构系统,FPGA采用CompactFlash配置方式,由硬核处理器PPC405控制内部配置访问接口实现动态部分可重构.该设计实现了硬件资源的时分复用,提高了FPGA的利用率,缩短了重配置时...