基于H.264实时编码的多核并行算法

针对H.264多核实时编码架构,根据编码模块的数据依赖关系,提出基于相邻宏块的并行算法,融合Slice级、宏块行级和相邻宏块级并行算法,实现多粒度并行编码算法,加大了数据并行深度。实验结果表明,该并行编码算法在图像质量几乎不变的情况下能有效提高并行加速比。     

H.264并行编码中负载平衡方法

针对在多核处理器上Slice并行编码H.264高清视频中的负载不平衡问题,首先利用已编码帧的编码统计信息,根据帧间时间相关性预测下一帧各宏块的编码负载,然后据此预测的编码负载划分Slice,使各个处理器核上编码的Slice具有相接近的计算负载,从而达到动态负载平衡目的。在Tile64多核平台上的实际测试结果表明,与传统的基于宏块区域的动态数据分配算法相比,该方法可以将编码并行加速比和并行效率提高5%左右。     

基于Slice的H.264并行视频编码算法

从H.264视频编码标准的特点出发,提出了基于Slice级别的H.264视频编码并行算法,该算法不仅能够保证节点间的负载平衡,减少各节点间数据的依赖关系,还充分利用了已有的计算能力。最后给出了在曙光3000上的实验结果。     

H.264视频编码软件的并行化处理

由于视频编码的复杂性导致对计算能力的更高需求,越来越多的应用投入到视频编码的并行算法研究中。该文从H.264视频编码标准的特点出发,介绍了H.264视频编码端并行化处理:给出了并行编码器设计的主导思想,并行任务单元的选择,讨论了GOP级和Slice级的并行化处理。     

基于CUDA的H.264视频编码实现

H.264视频编码压缩比率高,但计算复杂度高,编码效率低。该文通过分析H.264编码器中各模块的编码性能,提出了基于CUDA编程模型的H.264视频编码并行框架实现方法,对H.264视频编码的各个关键模块进行CUDA实现,有效的提高了编码的速度。     

基于FPGA开发平台的H.264视频编码系统设计

针对传统基于嵌入式平台或DSP构建的H.264编码系统编码性能差,可扩展性低的缺点,提出基于FPGA开发平台设计的H.264视频编码SoC系统.本文主要介绍了其中最重要的熵编码模块.实验结果表明,与传统的基于嵌入式处理器的编码系统相比,基于FPGA开发平台的编码系统可以实现视频采集、实时编码和存储,编码后视频播放流畅,无数据丢失或数据出错等情况,系统各项功能运行良好,并且系统具有很好的可移植性与可配置性,占用资源少、速度快、具有广泛的应用前景.     

于Slice的H．264并行视频编码算法

从H．264视频编码标准的特点出发，提出了基于Slice级别的H．264视频编码并行算法，该算法不仪能够保证节点问的负载平衡，减少各节点间数据的依赖关系，还充分利用了已有的计算能力。最后给出了在曙光3000上的实验结果。     

基于同构多核处理器的H.264多粒度并行编码器

H.264码率低和视频质量高的优越性能以增加编码计算的复杂度为代价,如何开发适用于多核处理器平台的并行编码算法是提高其编码速度的重要研究内容,对于满足高清视频实时传输和大规模共享具有十分重要的意义.利用H.264开源编码器项目X264,在片级和数据级并行编码算法的基础上,通过分析图像帧之间的参考关系,提出并实现了B帧个数可变的帧级并行算法;根据宏块之间的参考关系,设计了一种类似流水线的宏块级并行方法;基于Intel同构多核平台,提出融合帧级、片级、宏块级和数据级4种不同粒度的并行编码方案,开发了H.264多粒度并行编码器.实验结果表明,在码率增加不大的情况下,H.264多粒度并行编码器可以很好地提升编码加速比,视频编码质量符合高质量的要求.     

基于x264实现H.264的时域可伸缩编码

介绍一种以开源编码器x264为基础,在其上实现H.264的时域可伸缩编码的设计方案和实现.实现时域可伸缩编码的NAL单元切片类型重定义,编码顺序重排,并增加了所需的语法结构,编码器能够实现QVGA格式的实时时域可伸缩编码.     

内容自适应的H.264视频冗余片编码算法

通过分析视频图像的运动信息以及纹理特征,提出一种内容自适应的冗余片编码算法,它能在实际编码前确定视频图像中的视觉敏感区域,并利用动态的灵活宏块排序技术仅对属于视觉敏感区域的片应用冗余片技术进行保护.基于H.264视频的实验结果表明,该算法在丢包网络中能明显地提高重构图像的主客观质量.     

一种H.264/AVC视频编码并行算法

针对H.264/AVC视频编码串行算法编解码耗时长的问题,提出一种新的基于动态调度的H.264/AVC视频编码并行算法.以画面组为并行编码单元,各个并行计算单元之间采用全局通信模式,即Master-Worker模式进行互相通信,可降低并行编码的通信成本.实验结果验证了该算法在H.264/AVC视频编码应用中的优越性,能够保证视频的质量,且具有较高的编码加速比.     

H．264视频编码技术优化

在介绍H.264视频编码技术的基础上,对其部分编码技术进行优化.在视频图像信噪比基本不变的情况下,达到运算时间降低,提高编码效率的效果.     

H.264运动估计编码的FPGA实现

针对H.264的编码特点,阐述一种菱形块匹配运动估计搜索算法,并采用基于Spartan-Ⅱ系列FPGA的硬件结构实现。通过与全搜索法相比的仿真试验证实该方案达到预期的效果,并且提高了数据吞吐率,简化了硬件结构,极大地节省了资源。     

高清H.264变换编码的流式实现

H.264作为新一代视频编码标准,具有很好的性能,但计算复杂度比较高。Storm处理器是一款面向媒体应用和信号处理的高效能流处理器,在媒体处理方面具有很好的应用前景。针对H.264对计算性能的要求,本文给出了高清H.264(1080P)变换编码在Storm-SP16 G160流处理器上的流式实现。本文根据不同算法的数据流特征,结合具体的流化过程详细介绍了并行粒度选择以及数据流组织、规范化处理等流化技术。实验结果表明:编码的流式实现具有很好的性能,按照此编码效率加速整个程序可满足实时要求。提供了一种不同于硬件加速的程序加速方法,对其他媒体应用在流处理器上的映射具有很大的借鉴意义。     

低复杂度的H.264帧间编码的模式判决算法

H.264是最新的国际视频编码标准,它能够提供更高的编码效率,但其编码实现也非常复杂,三叉树结构的多编码模式和多帧参考技术是复杂度增加的两个重要因素.针对这两个因素提出一种用于帧间编码的快速模式判决算法FIMDA,它利用编码过程中获得的模式、码率开销等编码信息来减少那些对编码性能影响不大的参考帧和模式的搜索过程,从而降低编码复杂度.实验结果表明,对常用的5帧参考,与全搜索相比,FIMDA可将编码复杂度降低平均85%以上,而PSNR下降仅在0.07dB左右.